期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
800Mbps准循环LDPC码译码器的FPGA实现 被引量:6
1
作者 张仲明 许拔 +1 位作者 杨军 张尔扬 《信号处理》 CSCD 北大核心 2010年第2期255-261,共7页
本文提出了一种适用于准循环低密度校验码的低复杂度的高并行度译码器架构。通常准循环低密度校验码不适于设计有效的高并行度高吞吐量译码器。我们通过利用准循环低密度校验码的奇偶校验矩阵的结构特点,将其转化为块准循环结构,从而能... 本文提出了一种适用于准循环低密度校验码的低复杂度的高并行度译码器架构。通常准循环低密度校验码不适于设计有效的高并行度高吞吐量译码器。我们通过利用准循环低密度校验码的奇偶校验矩阵的结构特点,将其转化为块准循环结构,从而能够并行化处理译码算法的行与列操作。使用这个架构,我们在Xilinx Virtex-5LX330FPGA上实现了(8176,7154)有限几何LDPC码的译码器,在15次迭代的条件下其译码吞吐量达到800Mbps。 展开更多
关键词 循环矩阵 准循环低密度奇偶校验码 快速译码
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部