为提高0.35μm 30-0-50 V BCD(bipolar-CMOS-DMOS)工艺下50 V HVPMOS的电学性能,在不改变工艺流程的基础上,仅通过微调器件结构尺寸来实现电学性能的优化.采用Silvaco公司的工艺与器件模拟软件,仿真分析了沟道长度、overlap尺寸、场氧...为提高0.35μm 30-0-50 V BCD(bipolar-CMOS-DMOS)工艺下50 V HVPMOS的电学性能,在不改变工艺流程的基础上,仅通过微调器件结构尺寸来实现电学性能的优化.采用Silvaco公司的工艺与器件模拟软件,仿真分析了沟道长度、overlap尺寸、场氧化层长度及场极板长度对50 V HVPMOS器件电学性能的影响.根据仿真结果确定了优化后的结构尺寸,并结合流片测试结果验证了优化方案的可行性.测试结果表明,优化后50 V HVPMOS的开启电压降低到了-0.98 V,击穿电压提高到了-68 V,特征导通电阻降低了13.5%,饱和电流提高了13.1%,器件的安全工作范围增大,饱和区更加平滑,无明显kink效应.展开更多
在分析传统欠压锁存电路(UVLO:Under voltage lockout)工作原理的基础上,利用VIS 0.4μm BCD工艺设计一种具有防误翻转功能的高精度欠压锁存电路。该电路由3部分组成,以带隙比较器为核心,引入具有迟滞特性的防误翻转电路以保证欠压锁存...在分析传统欠压锁存电路(UVLO:Under voltage lockout)工作原理的基础上,利用VIS 0.4μm BCD工艺设计一种具有防误翻转功能的高精度欠压锁存电路。该电路由3部分组成,以带隙比较器为核心,引入具有迟滞特性的防误翻转电路以保证欠压锁存信号能安全可靠地输出,并通过调整带隙基准的温度特性保证欠压锁存阈值精度,最后经过放大输出电路放大后,输出稳定的欠压锁存信号。采用Cadence软件对所设计的电路进行仿真。研究结果表明:在-40~125℃范围内欠压锁存阈值偏差最大为100 m V,阈值分辨率可达10-5 V,在3~5 V工作电压下,防误翻转电路开启阈值为2.95 V,能有效防止欠压锁存电路误翻转。该电路的设计理念和仿真结果有助于后期电源芯片的开发。展开更多
针对带隙参考电压基准温漂问题设计了一款高阶补偿电路,并采用0.5μm BCD工艺进行了验证。电路采用零温度系数(TC)电流实现一阶补偿,同时采用具有正温度系数(PTC)的双极型晶体管(BJT)实现了高阶补偿。采用HSPICE软件进行了仿真,结果表明...针对带隙参考电压基准温漂问题设计了一款高阶补偿电路,并采用0.5μm BCD工艺进行了验证。电路采用零温度系数(TC)电流实现一阶补偿,同时采用具有正温度系数(PTC)的双极型晶体管(BJT)实现了高阶补偿。采用HSPICE软件进行了仿真,结果表明,所设计的电路参考电压正常值为1.8 V。另外,设计的电路具有1.5×10-6/℃的温度系数,在低频上具有55 d B电源抑制比(PSRR),从1.8~5 V具有0.4 m V/V的线性调整率,并得到20 f V2/Hz的输出噪声水平。提出的电路已应用在一款电源管理芯片中,且该电路可应用在多种便携式电子产品中。展开更多
提高射频功率器件的鲁棒性有利于增强器件的抗静电放电能力和抗失配能力.为了直观地了解器件内部发生的电学过程,本文研究了高鲁棒性N型沟道RF-LDMOS (Radio Frequency Lateral Diffusion MOS)在TLP (Transmission Line Pulse)应力下的...提高射频功率器件的鲁棒性有利于增强器件的抗静电放电能力和抗失配能力.为了直观地了解器件内部发生的电学过程,本文研究了高鲁棒性N型沟道RF-LDMOS (Radio Frequency Lateral Diffusion MOS)在TLP (Transmission Line Pulse)应力下的电学机理.利用0.18μm BCD (Bipolar/CMOS/DMOS)先进制程,实现了特定尺寸器件的设计与流片.通过实测与仿真的对比,发现静电放电失效的随机性、芯片内部的热效应是导致仿真和实测差异的非理想因素.通过对TLP仿真的各阶段重要节点的分析,证明了源极下方的P型埋层有利于提高空穴电流的泄放能力,从而提高RF-LDMOS的鲁棒性.展开更多
文摘为提高0.35μm 30-0-50 V BCD(bipolar-CMOS-DMOS)工艺下50 V HVPMOS的电学性能,在不改变工艺流程的基础上,仅通过微调器件结构尺寸来实现电学性能的优化.采用Silvaco公司的工艺与器件模拟软件,仿真分析了沟道长度、overlap尺寸、场氧化层长度及场极板长度对50 V HVPMOS器件电学性能的影响.根据仿真结果确定了优化后的结构尺寸,并结合流片测试结果验证了优化方案的可行性.测试结果表明,优化后50 V HVPMOS的开启电压降低到了-0.98 V,击穿电压提高到了-68 V,特征导通电阻降低了13.5%,饱和电流提高了13.1%,器件的安全工作范围增大,饱和区更加平滑,无明显kink效应.
文摘在分析传统欠压锁存电路(UVLO:Under voltage lockout)工作原理的基础上,利用VIS 0.4μm BCD工艺设计一种具有防误翻转功能的高精度欠压锁存电路。该电路由3部分组成,以带隙比较器为核心,引入具有迟滞特性的防误翻转电路以保证欠压锁存信号能安全可靠地输出,并通过调整带隙基准的温度特性保证欠压锁存阈值精度,最后经过放大输出电路放大后,输出稳定的欠压锁存信号。采用Cadence软件对所设计的电路进行仿真。研究结果表明:在-40~125℃范围内欠压锁存阈值偏差最大为100 m V,阈值分辨率可达10-5 V,在3~5 V工作电压下,防误翻转电路开启阈值为2.95 V,能有效防止欠压锁存电路误翻转。该电路的设计理念和仿真结果有助于后期电源芯片的开发。
文摘针对带隙参考电压基准温漂问题设计了一款高阶补偿电路,并采用0.5μm BCD工艺进行了验证。电路采用零温度系数(TC)电流实现一阶补偿,同时采用具有正温度系数(PTC)的双极型晶体管(BJT)实现了高阶补偿。采用HSPICE软件进行了仿真,结果表明,所设计的电路参考电压正常值为1.8 V。另外,设计的电路具有1.5×10-6/℃的温度系数,在低频上具有55 d B电源抑制比(PSRR),从1.8~5 V具有0.4 m V/V的线性调整率,并得到20 f V2/Hz的输出噪声水平。提出的电路已应用在一款电源管理芯片中,且该电路可应用在多种便携式电子产品中。
