期刊文献+
共找到147篇文章
< 1 2 8 >
每页显示 20 50 100
基于三维混沌系统的图像加密及FPGA实现
1
作者 闫少辉 姜嘉伟 崔宇 《计算机工程与科学》 北大核心 2025年第4期686-694,共9页
提出一种基于FPGA的混沌系统实现方法,并成功将其应用在图像加密任务。基于改进的Bao混沌系统,利用改进的欧拉算法对混沌系统进行离散化,使用Verilog语言进行硬件设计;通过寄存器传输级RTL电路及ModelSim时序仿真验证混沌系统在软件设... 提出一种基于FPGA的混沌系统实现方法,并成功将其应用在图像加密任务。基于改进的Bao混沌系统,利用改进的欧拉算法对混沌系统进行离散化,使用Verilog语言进行硬件设计;通过寄存器传输级RTL电路及ModelSim时序仿真验证混沌系统在软件设计层面的准确性。利用离散化的混沌序列在FPGA中对图像进行加密和相应密钥的解密,并通过VGA正确显示,验证了加密方案的可行性。在硬件层面成功实现混沌系统及图像加解密,为混沌加密技术在FPGA中的进一步应用奠定了基础。 展开更多
关键词 混沌系统 fpga实现 Verilog设计 图像加密
在线阅读 下载PDF
自动驾驶车辆模型预测路径跟踪控制的FPGA硬件加速实现
2
作者 李文昌 赵治国 +2 位作者 梁凯冲 赵坤 于勤 《汽车工程》 北大核心 2025年第9期1655-1664,共10页
针对模型预测控制(model predictive control,MPC)在线求解复杂度高、难以在既有自动驾驶车载控制器上实时应用的问题,本文提出一种基于现场可编程门阵列(field-programmable gate array,FPGA)的MPC路径跟踪硬件加速实现方法。首先,设... 针对模型预测控制(model predictive control,MPC)在线求解复杂度高、难以在既有自动驾驶车载控制器上实时应用的问题,本文提出一种基于现场可编程门阵列(field-programmable gate array,FPGA)的MPC路径跟踪硬件加速实现方法。首先,设计了自动驾驶车辆MPC路径跟踪控制器;其次,为便于算法的简化求解,将MPC问题转化为约束二次规划优化问题,并引入了Hildreth方法进行求解;之后,为提升控制算法的实时性及硬件部署效率,基于Xilinx System Generator工具,提出了MPC路径跟踪算法的FPGA便捷部署方案;最后,在不同工况下,开展了MATLAB/Simulink-CarSim联合仿真及硬件在环测试。结果表明,该方法可实现自动驾驶车辆精准跟踪期望路径,且FPGA平均计算时间低于0.1 ms,验证了其有效性和实时性。 展开更多
关键词 自动驾驶车辆 模型预测控制 fpga硬件实现 路径跟踪
在线阅读 下载PDF
基于FPGA的格基数字签名算法硬件优化
3
作者 胡跃 赵旭阳 +3 位作者 王威 袁谦 郑婕妤 杨亚芳 《软件学报》 北大核心 2025年第10期4461-4482,共22页
数字签名算法对于网络安全基础设施有至关重要的作用,目前的数字签名方案大多是基于Rivest-Shamir-Adleman(RSA)和椭圆曲线密码学(ECC)实现的.随着量子计算技术的快速发展,基于传统的公钥密码体系的数字签名方案将面临安全性风险,研究... 数字签名算法对于网络安全基础设施有至关重要的作用,目前的数字签名方案大多是基于Rivest-Shamir-Adleman(RSA)和椭圆曲线密码学(ECC)实现的.随着量子计算技术的快速发展,基于传统的公钥密码体系的数字签名方案将面临安全性风险,研究和部署能够抵抗量子攻击的新型密码方案成为重要的研究方向.经过多轮评估分析,美国国家标准研究院(National Institute of Standards and Technology,NIST)于2024年8月公布了后量子数字签名标准方案ML-DSA,其核心算法是Dilithium.针对格基数字签名算法Dilithium高维多项式矩阵运算的特点,基于FPGA平台提出了多种优化实现方法,具体包括可配置参数的多功能脉动阵列运算单元、专用型多项式并行采样模块、针对多参数集的可重构存储单元设计、针对复杂多模块的高并行度时序状态机,旨在突破性能瓶颈以实现更高的签名运算效率,并最终实现了可同时支持3种安全等级的数字签名硬件架构.该设计方案在Xilinx Artix-7 FPGA平台上进行了实际的部署和运行,并且和已有的同类型工作进行了对比.结果表明,与最新的文献相比,该设计方案在3种安全等级下的签名运算效率分别提升了7.4、8.3和5.6倍,为抗量子安全的数字签名运算服务提供了性能基础,并且对于推进格密码方案的工程化和实用化进程提供了一定的借鉴意义和参考价值. 展开更多
关键词 后量子密码 格基密码 数字签名算法 fpga 硬件实现
在线阅读 下载PDF
Design and implementation of automatic gain control algorithm for Ocean 4A scatterometer
4
作者 LIU Yongqing LIU Peng +3 位作者 ZHAI Limin LIU Shuyi JIA Yan ZHANG Xiangkun 《Journal of Systems Engineering and Electronics》 2025年第2期344-352,共9页
The Ocean 4A scatterometer, expected to be launched in 2024, is poised to be the world’s first spaceborne microwave scatterometer utilizing a digital beamforming system. To ensure high-precision measurements and perf... The Ocean 4A scatterometer, expected to be launched in 2024, is poised to be the world’s first spaceborne microwave scatterometer utilizing a digital beamforming system. To ensure high-precision measurements and performance sta-bility across diverse environments, stringent requirements are placed on the dynamic range of its receiving system. This paper provides a detailed exposition of a field-programmable gate array (FPGA)-based automatic gain control (AGC) design for the spaceborne scatterometer. Implemented on an FPGA, the algo-rithm harnesses its parallel processing capabilities and high-speed performance to monitor the received echo signals in real time. Employing an adaptive AGC algorithm, the system gene-rates gain control codes applicable to the intermediate fre-quency variable attenuator, enabling rapid and stable adjust-ment of signal amplitudes from the intermediate frequency amplifier to an optimal range. By adopting a purely digital pro-cessing approach, experimental results demonstrate that the AGC algorithm exhibits several advantages, including fast con-vergence, strong flexibility, high precision, and outstanding sta-bility. This innovative design lays a solid foundation for the high-precision measurements of the Ocean 4A scatterometer, with potential implications for the future of spaceborne microwave scatterometers. 展开更多
关键词 spaceborne scatterometer automatic gain control(AGC) field-programmable gate array(fpga) signal acquisition.
在线阅读 下载PDF
基于三维超混沌映射的图像加密及其FPGA实现 被引量:2
5
作者 黄丽莲 叶优欣 +3 位作者 马衍昊 李创 项建弘 窦铮 《实验技术与管理》 CAS 北大核心 2024年第4期15-24,共10页
随着信息技术的不断发展,确保信息安全已成为重要问题,而图像作为被广泛使用的多媒体工具,时常面临着泄露的风险,针对该问题提出一种基于三维超混沌映射的图像加密算法。该算法首先构造一个离散三维超混沌系统,此系统相较于传统的混沌... 随着信息技术的不断发展,确保信息安全已成为重要问题,而图像作为被广泛使用的多媒体工具,时常面临着泄露的风险,针对该问题提出一种基于三维超混沌映射的图像加密算法。该算法首先构造一个离散三维超混沌系统,此系统相较于传统的混沌系统拥有更好的混沌特性,所生成的序列具有更强的随机性。然后在此序列的基础上对图片进行置乱和扩散:在置乱阶段,通过混沌序列对原始图片的像素点进行索引排序,实现像素置乱;在扩散阶段,使用处理后的混沌序列对置乱图像的像素值进行分层异或,实现像素扩散。软件仿真和性能分析表明,该算法具有较高的安全性和较强的抗干扰能力,最后通过FPGA硬件平台完成图像加密。整个算法包括软件仿真和硬件实现两个部分,能够有效提升学生将理论和实践相结合的能力,增强学生对非线性理论的理解。 展开更多
关键词 超混沌映射 混沌序列 图像加密 fpga实现
在线阅读 下载PDF
交通速度预测时空图卷积网络及其FPGA实现研究 被引量:2
6
作者 谭会生 杨威 严舒琪 《电子测量技术》 北大核心 2024年第18期108-119,共12页
时空图卷积网络(STGCN)通过图卷积和时间卷积捕获交通数据的空间依赖性和时间依赖性,可有效提升交通速度预测的精度。但是硬件实现交通速度预测STGCN具有计算量大难以满足实际应用的实时性要求、资源消耗大导致成本增高等问题,在优化交... 时空图卷积网络(STGCN)通过图卷积和时间卷积捕获交通数据的空间依赖性和时间依赖性,可有效提升交通速度预测的精度。但是硬件实现交通速度预测STGCN具有计算量大难以满足实际应用的实时性要求、资源消耗大导致成本增高等问题,在优化交通速度预测STGCN模型基础上,提出了一种交通速度预测STGCN的FPGA实现结构组合优化的方法。首先,通过轻量化裁剪和预测数据位宽的精确选择,对交通速度预测STGCN进行了模型优化,以降低计算复杂度和资源消耗,并经过Python仿真验证其可行性。其次,通过采用流水线、并行计算和数据交替流水存取等组合优化策略,提出了一种交通速度预测STGCN的FPGA实现结构组合优化的方法,以提升系统计算速度。最后,使用Verilog编程对交通速度预测STGCN进行了FPGA的实现仿真和硬件测试。利用PeMSD7(M)数据集进行实验,结果显示FPGA实现单数据交通速度预测的时间为355.5μs,相比CPU、GPU平台及FPGA设计方案1对比,其处理速度最大分别提高了25.9倍、6.7倍和3.5倍,证明了交通速度预测STGCN的FPGA实现结构组合优化方法,在保持预测准确性的前提下可较大幅度的提升系统处理速度。 展开更多
关键词 交通速度预测 时空图卷积网络 fpga 硬件实现结构 流水线 并行结构
在线阅读 下载PDF
基于FPGA的SM4算法高效实现方案 被引量:4
7
作者 张宏科 袁浩楠 +3 位作者 丁文秀 闫峥 李斌 梁栋 《通信学报》 EI CSCD 北大核心 2024年第5期140-150,共11页
针对SM4算法的FPGA实现方案存在数据处理速度不够高和逻辑资源占用过高的问题,提出了基于现场可编程门阵列(FPGA)的高性能、低资源消耗的SM4算法实现方案。所提方案采用循环密钥扩展与32级流水线加解密相结合的架构,循环密钥扩展的方式... 针对SM4算法的FPGA实现方案存在数据处理速度不够高和逻辑资源占用过高的问题,提出了基于现场可编程门阵列(FPGA)的高性能、低资源消耗的SM4算法实现方案。所提方案采用循环密钥扩展与32级流水线加解密相结合的架构,循环密钥扩展的方式降低了逻辑资源消耗,32级流水线加解密的方式提高了数据吞吐率。同时,所提方案采用代数式S盒并通过合并线性运算以及在不可约多项式的合并矩阵中筛选最优矩阵运算的方式进一步减少S盒变换的运算量,从而达到降低逻辑资源占用与提高工程数据吞吐率的目的。测试结果显示,该方案比现有最佳方案在数据吞吐率上提升了43%,且资源占用率降低了10%。 展开更多
关键词 SM4算法 fpga实现 流水线架构 代数式S盒
在线阅读 下载PDF
Implementation of encoder and decoder for LDPC codes based on FPGA 被引量:7
8
作者 CHENG Kun SHEN Qi +1 位作者 LIAO Shengkai PENG Chengzhi 《Journal of Systems Engineering and Electronics》 SCIE EI CSCD 2019年第4期642-650,共9页
This paper proposes a parallel cyclic shift structure of address decoder to realize a high-throughput encoding and decoding method for irregular-quasi-cyclic low-density parity-check(IR-QC-LDPC)codes,with a dual-diago... This paper proposes a parallel cyclic shift structure of address decoder to realize a high-throughput encoding and decoding method for irregular-quasi-cyclic low-density parity-check(IR-QC-LDPC)codes,with a dual-diagonal parity structure.A normalized min-sum algorithm(NMSA)is employed for decoding.The whole verification of the encoding and decoding algorithm is simulated with Matlab,and the code rates of 5/6 and 2/3 are selected respectively for the initial bit error ratio as 6%and 1.04%.Based on the results of simulation,multi-code rates are compatible with different basis matrices.Then the simulated algorithms of encoder and decoder are migrated and implemented on the field programmable gate array(FPGA).The 183.36 Mbps throughput of encoder and the average 27.85 Mbps decoding throughput with the initial bit error ratio 6%are realized based on FPGA. 展开更多
关键词 LOW-DENSITY parity-check(LDPC) field programmable gate array(fpga) normalized min-sum algorithm(NMSA).
在线阅读 下载PDF
Dilithium算法的FPGA高效扩展性优化 被引量:1
9
作者 燕云飞 李斌 +3 位作者 魏源鑫 张博林 马添翼 周清雷 《计算机科学》 CSCD 北大核心 2024年第S01期826-834,共9页
为提高Dilithium在实际应用中的运行效率,提出了一种Dilithium算法的现场可编程门阵列(Field Programmable Gate Array,FPGA)高效扩展性优化实现。具体在以下几个方面进行优化:将KOA(Karatsuba-Offman-Algorithm)算法与快速模约减算法... 为提高Dilithium在实际应用中的运行效率,提出了一种Dilithium算法的现场可编程门阵列(Field Programmable Gate Array,FPGA)高效扩展性优化实现。具体在以下几个方面进行优化:将KOA(Karatsuba-Offman-Algorithm)算法与快速模约减算法相结合,构成快速模乘单元,优化数论转换(Number TheoreticTransform,NTT)实现的大量多项式乘法;采用多RAM(Random Access Memory)存取参与运算的多项式系数,根据Dilithium算法的特点,设计了一种多项式系数读取策略,以快速、正确地读取RAM中的多项式系数。针对方案中的采样和散列工作,分析了SHAKE算法系列的特点,设计了一种低延迟可扩展的Keccak硬件架构,使得其能够根据输入信号的不同执行不同的SHAKE算法。实验结果表明,所提方案在频率方面相比其他方案提升了60.7%~131.9%,兼顾硬件的资源消耗和执行效率。 展开更多
关键词 Dilithium算法 现场可编程门阵列 数论变换 硬件实现
在线阅读 下载PDF
轻量化卷积神经网络红外目标识别性能分析与FPGA实现 被引量:1
10
作者 王戈 李江勇 +2 位作者 杨德振 张子林 柴欣 《激光与红外》 CAS CSCD 北大核心 2024年第3期466-472,共7页
随着深度学习应用于计算机视觉,其数据量大、网络层结构复杂,在硬件部署中存在资源不足、延时高等成为关键问题,本文通过分析五种较有代表性轻量化网络的优缺点,提出一种将轻量化网络应用到红外目标检测领域的基于MobileNet的轻量化网... 随着深度学习应用于计算机视觉,其数据量大、网络层结构复杂,在硬件部署中存在资源不足、延时高等成为关键问题,本文通过分析五种较有代表性轻量化网络的优缺点,提出一种将轻量化网络应用到红外目标检测领域的基于MobileNet的轻量化网络改进,并以FPGA为硬件载体实现。该网络使用Tanh激活函数替代原有激活函数并简化网络层数,以适应红外目标的特征提取,针对深度学习目标检测算法在硬件实现方面存在的数据量大,资源占用大,运算延时高等问题,采用FPGA进行硬件实现。实验表明,在Xilinx Zynq 7020 XA开发板上,设定时钟频率100 MHz,输入图像大小为640×512,改进后的MobileNet在保证原相同精度情况下实现51ms每张图像。 展开更多
关键词 轻量化网络 MobileNet fpga实现 模型优化
在线阅读 下载PDF
基于FPGA的永磁同步电机零计算延迟扩张控制集模型预测电流控制 被引量:2
11
作者 杨辰宇 刘凯 +1 位作者 胡铭觐 花为 《中国电机工程学报》 EI CSCD 北大核心 2024年第S01期264-273,共10页
该文基于现场可编程门阵列(field-programmable gate array,FPGA),为永磁同步电机驱动提出一种扩张控制集模型预测电流控制策略(model predictive current control,MPCC)。由于在每个控制周期内只有8个基本电压矢量可供选择,传统有限控... 该文基于现场可编程门阵列(field-programmable gate array,FPGA),为永磁同步电机驱动提出一种扩张控制集模型预测电流控制策略(model predictive current control,MPCC)。由于在每个控制周期内只有8个基本电压矢量可供选择,传统有限控制集模型预测电流控制(finite control set MPCC,FCS-MPCC)稳态性能较低。为此,文中采用具有818个可选矢量的ECS来实现更精细的电压输出。为减轻因电压矢量大幅增加而带来的计算负担,设计一种简化的最优矢量搜索策略,且可推广用于其他多目标成本函数。基于算法固有并行性,将所提ECS-MPCC方法在FPGA中进行实现,使电流环总控制时间缩短至0.59μs,从而可以消除计算延迟,提高电流环动态性能。最后,通过仿真和实验,验证所提ECS-MPCC策略的有效性。实验结果表明,与传统FCS-MPCC相比,ECS-MPCC的相电流总谐波失真降低77%。 展开更多
关键词 模型预测控制 扩张控制集 零计算延迟 现场可编程门阵列实施 永磁同步电机
在线阅读 下载PDF
WCDMA系统中匹配滤波器的FPGA实现 被引量:17
12
作者 郭经红 尤肖虎 程时昕 《通信学报》 EI CSCD 北大核心 2001年第1期52-58,共7页
WCDMA中规定了小区搜索的时隙同步过程采用匹配滤波器的方法实现 ,本论文主要研究匹配滤波器原理及FPGA实现结构。
关键词 移动通信 WCDMA系统 匹配滤波器 fpga IMT-2000
在线阅读 下载PDF
LMS自适应滤波器FPGA实现的新方法 被引量:20
13
作者 刘雄飞 高金定 齐海兵 《压电与声光》 CSCD 北大核心 2007年第1期87-89,共3页
针对用数字信号处理器(DSP)实现的自适应滤波器处理速度低、抗干扰性差和编写底层HDL代码用现场可编程门阵列FPGA实现开发效率低的缺点,该文利用最新DSP Builder工具建立了基于最小均方误差(LMS)算法的8阶二进制频移键控(2FSK)信号去噪... 针对用数字信号处理器(DSP)实现的自适应滤波器处理速度低、抗干扰性差和编写底层HDL代码用现场可编程门阵列FPGA实现开发效率低的缺点,该文利用最新DSP Builder工具建立了基于最小均方误差(LMS)算法的8阶二进制频移键控(2FSK)信号去噪自适应滤波器的模型,在EPF10K100EQC208-1器件上设计出了处理速度为36.63 MHz的8阶自适应滤波器,其速度是通过编写底层VHDL代码设计的自适应滤波器7倍,是采用DSP通用处理器TMS320C54X设计的自适应滤波器的25倍。 展开更多
关键词 LMS算法 自适应滤波器 2FSK DSP BUILDER fpga实现
在线阅读 下载PDF
1.6Kb/s类MELP语音压缩编码器的FPGA实现 被引量:4
14
作者 郭立 王妙锋 +2 位作者 刘璐 郁理 李琳 《小型微型计算机系统》 CSCD 北大核心 2008年第8期1553-1556,共4页
基于"CPU软核+模块算法IP"的方法对一个1.6Kb/s类MELP语音压缩编码算法进行了实现,并将整个语音压缩编码器在FPGA上进行了整体验证,实验结果说明本文给出的语音压缩编码器的实现结构是可行的,能够满足语音压缩编码算法对实时... 基于"CPU软核+模块算法IP"的方法对一个1.6Kb/s类MELP语音压缩编码算法进行了实现,并将整个语音压缩编码器在FPGA上进行了整体验证,实验结果说明本文给出的语音压缩编码器的实现结构是可行的,能够满足语音压缩编码算法对实时性的要求,从而为下一阶段语音压缩编码器的芯片设计提供有力的可行性论据.同时,由于本文给出的语音压缩编码器的实现结构中的各模块算法IP对于许多语音压缩编码算法中都适用,因此该语音压缩编码器的实现结构对不同的语音压缩编码算法具有一定的通用性. 展开更多
关键词 语音压缩编码 MELP fpga实现 SOC
在线阅读 下载PDF
SRAM型FPGA单粒子辐照试验系统技术研究 被引量:5
15
作者 孙雷 段哲民 +1 位作者 刘增荣 陈雷 《计算机工程与应用》 CSCD 2014年第1期49-52,共4页
单粒子辐射效应严重制约FPGA的空间应用,为提高FPGA在辐射环境中的可靠性,深入研究抗辐射加固FPGA单粒子效应评估方法,设计优化单粒子效应评估方案,开发相应的评估系统,提出基于SRAM时序修正的码流存储比较技术和基于SelectMAP端口配置... 单粒子辐射效应严重制约FPGA的空间应用,为提高FPGA在辐射环境中的可靠性,深入研究抗辐射加固FPGA单粒子效应评估方法,设计优化单粒子效应评估方案,开发相应的评估系统,提出基于SRAM时序修正的码流存储比较技术和基于SelectMAP端口配置回读技术。借助国内高能量大注量率的辐照试验环境,完成FPGA单粒子翻转(SEU)、单粒子闩锁(SEL)和单粒子功能中断(SEFI)等单粒子效应的检测,试验结果表明,该方法可以科学有效地对SRAM型FPGA抗单粒子辐射性能进行评估。 展开更多
关键词 现场可编程门阵列(fpga) 空间辐射 单粒子效应 回读 静态随机存储器(SRAM) Field PROGRAMMABLE Gate array(fpga) Static Random Access Memory(SRAM)
在线阅读 下载PDF
椭圆曲线加密体制的双有限域算法及其FPGA实现 被引量:5
16
作者 王健 蒋安平 盛世敏 《北京大学学报(自然科学版)》 EI CAS CSCD 北大核心 2008年第6期871-876,共6页
提出一种支持椭圆曲线加密体制的双有限域算法。该算法可以同时完成素数域和二进制域上的运算,并且模数p和取模多项式可以任意选取。提出了椭圆曲线加密体制运算单元的设计方法,此运算单元可以同时完成素数域和二进制域上的所有运算,包... 提出一种支持椭圆曲线加密体制的双有限域算法。该算法可以同时完成素数域和二进制域上的运算,并且模数p和取模多项式可以任意选取。提出了椭圆曲线加密体制运算单元的设计方法,此运算单元可以同时完成素数域和二进制域上的所有运算,包括加法、减法、乘法、平方、求逆和除法。此外,描述了椭圆曲线加密体制的FPGA实现,最终的电路可以对任意长度密钥进行加密,并且支持素数域和二进制域上的任意椭圆曲线。 展开更多
关键词 有限域 椭圆曲线加密算法 现场可编程门阵列实现
在线阅读 下载PDF
基于改进的Rife测频算法及其FPGA实现 被引量:5
17
作者 司伟建 郝鑫 +1 位作者 赵忠凯 陈涛 《弹箭与制导学报》 CSCD 北大核心 2012年第1期205-207,共3页
为了提高数字接收机的测频精度,文中在分析Rife算法性能的基础上,提出了一种改进的Rife测频算法,并对该算法的原理和FPGA实现步骤进行了详细说明。仿真结果表明,在相同的信噪比条件下,该算法的测频误差小于Rife算法。同时,为了提高算法... 为了提高数字接收机的测频精度,文中在分析Rife算法性能的基础上,提出了一种改进的Rife测频算法,并对该算法的原理和FPGA实现步骤进行了详细说明。仿真结果表明,在相同的信噪比条件下,该算法的测频误差小于Rife算法。同时,为了提高算法的运算速度,在利用FPGA实现时,将对数运算利用查找表方法实现,采用减法操作替代除法运算,使测频速度高达240MHz。最终实测结果验证了算法的有效性。 展开更多
关键词 频率估计 改进Rife算法 fpga实现
在线阅读 下载PDF
Verilog HDL语言的AES密码算法FPGA优化实现 被引量:5
18
作者 李浪 邹祎 +1 位作者 李仁发 李肯立 《重庆大学学报(自然科学版)》 EI CAS CSCD 北大核心 2014年第6期56-64,共9页
AES密码算法是目前广泛使用的一种加密算法。为了对AES算法进行优化,通过对密钥扩展模块重复调用,实现代码的高效利用。具体方法为在AES算法进行加解密运算时,其中所需的密钥可在其他模块执行时重复调用,即一次生成十轮密钥,通过控制模... AES密码算法是目前广泛使用的一种加密算法。为了对AES算法进行优化,通过对密钥扩展模块重复调用,实现代码的高效利用。具体方法为在AES算法进行加解密运算时,其中所需的密钥可在其他模块执行时重复调用,即一次生成十轮密钥,通过控制模块实现轮密钥加运算。详细叙述了改进后AES算法的Verilog HDL硬件语言实现,特别是对具体实现过程中关键核心代码进行了清晰描述,经modelsim6.1f仿真验证正确后进行了FPGA硬件实现,对FPGA硬件实现进行了实验结果正确性验证。实验结果表明,优化后的AES算法在Xilinx Virtex-V FPGA上仅占用了3 531个Slice,5 522个LUT,与同类加密算法实现所需的资源数对比,在性能同等条件下占用面积更少,可满足芯片的较小面积应用需求,从而可以使得AES算法应用于目前流行的各种小面积智能卡上。 展开更多
关键词 AES算法 VERILOG HDL fpga实现
在线阅读 下载PDF
K=9卷积码的Viterbi译码算法及其FPGA实现 被引量:8
19
作者 胡爱群 庞康 苏杰 《应用科学学报》 CAS CSCD 1998年第2期149-156,共8页
探讨了CDMA数字移动通信中的差错控制问题,研究用约束度K=9的卷积编码和最大似然Viterbi译码的差错控制方案.在Viterbi译码算法中,提出了原位运算度量、保存路径转移过程和循环存取幸存路径等方法,能有效地减... 探讨了CDMA数字移动通信中的差错控制问题,研究用约束度K=9的卷积编码和最大似然Viterbi译码的差错控制方案.在Viterbi译码算法中,提出了原位运算度量、保存路径转移过程和循环存取幸存路径等方法,能有效地减少存储量、降低功耗,使得K=9的Viterbi译码算法可在以单片XC4010FPGA为主的器件上实现,其性能指标符合CD-MA数字移动通信IS95标准要求.文中给出了实测的算法性能,讨论了FPGA具体实现问题. 展开更多
关键词 数字移动通信 Viterbi译译 fpga实现 卷积码
在线阅读 下载PDF
基于FPGA的BP神经网络硬件实现及改进 被引量:6
20
作者 杨景明 杜韦江 +2 位作者 吴绍坤 李良 魏立新 《计算机工程与设计》 北大核心 2018年第6期1733-1737,1773,共6页
针对现场可编程逻辑门阵列(FPGA)实现BP神经网络仍存在的激活函数实现困难及输入输出吞吐量不够等几个关键性问题,采用平滑插值法对S型激活函数做进一步改进,在中间数据存储中提出采用寄存器循环缓存方式,在网络搭建中利用高效的FPGA深... 针对现场可编程逻辑门阵列(FPGA)实现BP神经网络仍存在的激活函数实现困难及输入输出吞吐量不够等几个关键性问题,采用平滑插值法对S型激活函数做进一步改进,在中间数据存储中提出采用寄存器循环缓存方式,在网络搭建中利用高效的FPGA深度流水线技术实现网络的串并联。通过上述3点技术处理,进一步提高BP神经网络的运算速度。实验数据统计分析结果表明,网络与期望输出全部样本误差均小于0.01情况下,收敛速度几近超出软件实现速度3个数量级,为人工神经网络的硬件实现提供了理论依据。 展开更多
关键词 现场可编程逻辑门阵列 BP神经网络 流水线 硬件实现 循环缓存器
在线阅读 下载PDF
上一页 1 2 8 下一页 到第
使用帮助 返回顶部