期刊文献+
共找到216篇文章
< 1 2 11 >
每页显示 20 50 100
基于电力线载波通信的智慧园区电力物联网精准时间同步方法 被引量:2
1
作者 廖斌 王雨桐 +2 位作者 王睿秋雨 刘朋矩 周振宇 《中国电机工程学报》 北大核心 2025年第2期527-536,I0011,共11页
智慧园区各类新兴业务在电力物联网(power internet of things,PIo T)设备提供的数据支持下开展。这些业务具有严格的时间同步要求。如何在现有电力线载波通信(power line carrier,PLC)的基础上实现高精度、高可靠时间同步成为关键问题... 智慧园区各类新兴业务在电力物联网(power internet of things,PIo T)设备提供的数据支持下开展。这些业务具有严格的时间同步要求。如何在现有电力线载波通信(power line carrier,PLC)的基础上实现高精度、高可靠时间同步成为关键问题。针对上述问题,首先,该文建立基于PLC的智慧园区电力物联网精准时间同步网络模型,根据改进精准时间协议(precision time protocol,PTP)计算同步误差,在此基础上,建立基于数字锁相环的频率偏移补偿模型,降低累积误差;其次,提出站点(station,STA)时间同步误差最小化问题;最后,提出基于经验匹配的电力物联网精准时间同步算法,通过调整时间同步匹配成本,优化STA的时间同步路径选择策略。仿真结果表明,所提方法能有效提高时间同步精度。 展开更多
关键词 智慧园区 电力物联网 时间同步 经验升价匹配 数字锁相环
在线阅读 下载PDF
基于全数字锁相环的光纤陀螺本征频率跟踪技术
2
作者 杨辉 马家君 +3 位作者 高辉 吕明森 孙佑焮 敖晓纯 《传感器与微系统》 北大核心 2025年第3期29-32,36,共5页
针对光纤陀螺(FOG)本征频率检测过程复杂和测量精度低的问题,提出了一种基于全数字锁相环(ADPLL)的高精度本征频率跟踪技术。理论研究了调制频率、本征频率与干涉光强之间的关系,在占空比为25%的方波调制下,可以将光纤环形干涉仪作为鉴... 针对光纤陀螺(FOG)本征频率检测过程复杂和测量精度低的问题,提出了一种基于全数字锁相环(ADPLL)的高精度本征频率跟踪技术。理论研究了调制频率、本征频率与干涉光强之间的关系,在占空比为25%的方波调制下,可以将光纤环形干涉仪作为鉴相器,设计K计数环路滤波器和数字控制振荡器构成ADPLL电路。根据进位信号和借位信号实时调整调制信号的频率,当进位信号和借位信号脉冲数相等时,调制信号频率即为FOG的本征频率。实验结果表明:基于ADPLL的FOG本征频率跟踪技术跟踪精度优于0.4 Hz,跟踪时间小于0.009 s。与传统的FOG本征频率测量方法相比,该方法不需要外部辅助设备,可以快速、高精度地跟踪FOG的本征频率。 展开更多
关键词 光纤陀螺 本征频率 全数字锁相环 跟踪测量
在线阅读 下载PDF
一种电力专用SOC的低功耗小面积ADPLL设计
3
作者 陶伟 汤文凯 +2 位作者 蒋小文 张培勇 黄凯 《半导体技术》 CAS 北大核心 2021年第4期269-273,309,共6页
智能电网电弧检测片上系统(SOC)芯片需要高性能的锁相环为其提供各种频率的时钟。设计了一种面积小、功耗低、输出频率范围大且锁定精度高的全部基于数字标准单元的全数字锁相环(ADPLL)。该ADPLL基于环形结构的全新的数控振荡器(DCO)设... 智能电网电弧检测片上系统(SOC)芯片需要高性能的锁相环为其提供各种频率的时钟。设计了一种面积小、功耗低、输出频率范围大且锁定精度高的全部基于数字标准单元的全数字锁相环(ADPLL)。该ADPLL基于环形结构的全新的数控振荡器(DCO)设计,通过控制与反相器并联的三态缓冲器的导通数量控制反相器电流进行频率粗调,使DCO具有1.2~2.6 GHz的调节范围。通过控制与反相器输出端并联逻辑门的导通数量控制其负载电容进行频率细调,并通过基于夹逼原理的控制字搜索算法找到DCO的最佳控制字。仿真结果表明,ADPLL锁定后输出时钟的均方根周期抖动控制在3 ps以内,并且其在55 nm CMOS工艺下的面积仅为60μm×60μm,功耗为1 m W左右。 展开更多
关键词 全数字锁相环(adpll) 数控振荡器(DCO) 小面积 周期抖动 功耗
在线阅读 下载PDF
基于电容电压全前馈的并网逆变器高鲁棒性稳定控制策略 被引量:3
4
作者 杨明 李玉龙 +2 位作者 杨倬 朱军 解宝 《高电压技术》 EI CAS CSCD 北大核心 2024年第9期4171-4183,I0024,共14页
虽然并网逆变器采用电容电压全前馈控制策略,能够有效抑制电网电压背景谐波对并网电流的影响。但是在弱电网工况环境下,由于锁相环、数字控制延时等因素与电网阻抗相互耦合,导致逆变器稳定较差、在阻抗交截频域中呈现弱无源性,易引发系... 虽然并网逆变器采用电容电压全前馈控制策略,能够有效抑制电网电压背景谐波对并网电流的影响。但是在弱电网工况环境下,由于锁相环、数字控制延时等因素与电网阻抗相互耦合,导致逆变器稳定较差、在阻抗交截频域中呈现弱无源性,易引发系统谐波振荡甚至失稳问题。鉴于此,该文借助无源性理论和阻抗分析方法,深度揭示了影响系统各频带阻抗特性的主导因素,进而提出了一种基于电容电压全前馈的并网逆变器高鲁棒性稳定控制策略。理论分析表明:所提控制策略不仅能有效地拓宽系统输出阻抗稳定范围,还可以保证改进后的系统输出阻抗具有较高的幅值增益。最后,通过仿真和实验验证了所提控制策略的有效性。 展开更多
关键词 弱电网 电容电压全前馈 数字控制延时 锁相环 并网逆变器 无源性理论
在线阅读 下载PDF
带残余频偏的软扩频信号伪码序列盲估计
5
作者 张天骐 张慧芝 +1 位作者 罗庆予 方蓉 《系统工程与电子技术》 EI CSCD 北大核心 2024年第10期3586-3593,共8页
针对带残余频偏的软扩频信号伪码序列盲估计难的问题,提出一种奇异值分解(singular value decomposition,SVD)结合全数字锁相环(digital phase locked loop,DPLL)的方法。所提方法首先对待处理信号通过不重叠分段生成数据矩阵,每段信号... 针对带残余频偏的软扩频信号伪码序列盲估计难的问题,提出一种奇异值分解(singular value decomposition,SVD)结合全数字锁相环(digital phase locked loop,DPLL)的方法。所提方法首先对待处理信号通过不重叠分段生成数据矩阵,每段信号长度为一倍伪码周期;然后利用其自相关矩阵的右上角元素估计失步点进行同步,并且在重新计算自相关矩阵后根据较大特征值个数估计进制数;最后通过多次快速SVD算法结合DPLL最终实现伪码序列的盲估计。仿真结果显示,所提方法在低信噪比条件下可以有效估计出带残余频偏的软扩频信号的伪码序列,并且性能优于其他对比方法。 展开更多
关键词 软扩频信号 盲估计 残余频偏 奇异值分解 全数字锁相环
在线阅读 下载PDF
基于伪码调相体制的谐波雷达测距方案
6
作者 柯志君 张昊轩 +2 位作者 卫永平 吴沅昆 胡泰洋 《微波学报》 CSCD 北大核心 2024年第S1期216-219,共4页
非线性目标受电磁波照射时会向外散射谐波信号,而自然界中的大部分目标只散射基频信号,因此谐波探测在抗环境干扰方面有明显优势。本文以PN结为探测目标,描述了一种基于伪码调相体制的谐波雷达测距方案,并设计了数字锁相环路对回波信号... 非线性目标受电磁波照射时会向外散射谐波信号,而自然界中的大部分目标只散射基频信号,因此谐波探测在抗环境干扰方面有明显优势。本文以PN结为探测目标,描述了一种基于伪码调相体制的谐波雷达测距方案,并设计了数字锁相环路对回波信号进行解调,解调后的伪码采用匹配滤波的方式进行相关检测解算距离。针对常规数字锁相环路存在锁定时间较长、锁定后稳态误差较大等问题,提出了一种变参数的环路滤波器设计方法。仿真结果表明本文设计的解调算法能够准确地测量目标与雷达之间的距离。 展开更多
关键词 伪码调相 谐波雷达 数字锁相环 相关检测
在线阅读 下载PDF
激光陀螺机抖控制的DDS锁相频率合成方法及其国产化设计
7
作者 王磊 许浩 +2 位作者 邓力珲 崔颖 吴一 《中国惯性技术学报》 EI CSCD 北大核心 2024年第9期932-937,共6页
激光陀螺通常采用数模转换器(DAC)配合模拟乘法器产生正弦自激振荡的机抖控制方式,乘法器模块现阶段没有国产化替代方案,存在自激振荡在高低温条件下偶发不起振问题。因此,选用国产化微处理器MCU配合DAC替换乘法器模块,采用捕获抖动过... 激光陀螺通常采用数模转换器(DAC)配合模拟乘法器产生正弦自激振荡的机抖控制方式,乘法器模块现阶段没有国产化替代方案,存在自激振荡在高低温条件下偶发不起振问题。因此,选用国产化微处理器MCU配合DAC替换乘法器模块,采用捕获抖动过零信号快速获得控制相位,使用PI控制器进行相位-频率差运算,采取查找表方式实现频率合成,输出周期驱动信号(正弦信号或三角波信号),实现抖动偏频闭环控制。所提方案在某三轴一体小型化三自惯组产品50型陀螺控制系统中应用,实现了关键器件的国产化替代设计,且陀螺系统固定位置百秒计数均值的标准方差优于5‰。 展开更多
关键词 机抖控制 锁相环 频率合成 国产化
在线阅读 下载PDF
一种新型的全数字锁相环 被引量:92
8
作者 庞浩 俎云霄 王赞基 《中国电机工程学报》 EI CSCD 北大核心 2003年第2期37-41.1,共5页
该文提出了一种实现全数字锁相环的新方法。在基于该方法实现的全数字锁相环中,一种数字比例积分控制的设计结构取代了传统的一些数字环路滤波控制方法。通过线性近似,该文推导出该锁相环系统的数学模型,并进一步对该系统的局部动态特... 该文提出了一种实现全数字锁相环的新方法。在基于该方法实现的全数字锁相环中,一种数字比例积分控制的设计结构取代了传统的一些数字环路滤波控制方法。通过线性近似,该文推导出该锁相环系统的数学模型,并进一步对该系统的局部动态特性进行了讨论。理论分析表明这种新型的全数字锁相环具有很宽的锁相范围,并且在不同被锁频点的局部范围内都具有相同的稳定形式,锁相跟踪达到稳定的时间与被锁信号的周期成正比。由于充分利用了鉴相脉冲宽度所包含的相位误差信息,同时又引入了积分控制,使锁相环的跟踪响应速度得到提高。仿真实验进一步验证了理论分析的结论。该文锁相环采用数字电路方式实现,其性能可以通过比例和积分控制参数进行调节,因而简化了设计过程,便于应用在电机调速系统、有源滤波器和静止无功补偿器等领域。 展开更多
关键词 全数字锁相环 数学模型 数字电路 信号锁相技术
在线阅读 下载PDF
自采样比例积分控制全数字锁相环的性能分析和实现 被引量:43
9
作者 李亚斌 彭咏龙 李和明 《中国电机工程学报》 EI CSCD 北大核心 2005年第18期64-69,共6页
提出了一种基于自采样比例积分(PI)控制的全数字锁相环(ADPLL),并对该锁相环进行了详细的理论分析和仿真验证,最后用现场可编程逻辑器件(FPGA)予以实现。由于采用了自采样比例积分控制策略,使该锁相环在不同的锁频点具有几乎相同形式的... 提出了一种基于自采样比例积分(PI)控制的全数字锁相环(ADPLL),并对该锁相环进行了详细的理论分析和仿真验证,最后用现场可编程逻辑器件(FPGA)予以实现。由于采用了自采样比例积分控制策略,使该锁相环在不同的锁频点具有几乎相同形式的传递函数,有利于理论分析和环路设计。理论分析、仿真验证和试验结果都表明该全数字锁相环具有环路参数设计简单、跟踪范围广、跟踪速度快、系统稳定性好、控制灵活等优点。该设计方案可以作为一个子系统或功能模块用来构成片上系统(SoC),用以提高控制系统的可靠性、简化系统的硬件结构。 展开更多
关键词 全数字锁相环 自采样 比例积分控制 现场可编程逻辑器件 片上系统
在线阅读 下载PDF
基于周期控制的逆变器全数字锁相环的实现和参数设计 被引量:45
10
作者 孔雪娟 罗昉 +1 位作者 彭力 康勇 《中国电机工程学报》 EI CSCD 北大核心 2007年第1期60-64,共5页
研究了一种基于周期控制的逆变器全数字锁相环的建模和参数设计。传统过零鉴相锁相环虽然实现简单,但同步信号在含有谐波、毛刺情况下会存在多个过零点,以致锁相失败。为了解决这一问题,该文提出了基于离散傅里叶变换鉴相的全数字锁相... 研究了一种基于周期控制的逆变器全数字锁相环的建模和参数设计。传统过零鉴相锁相环虽然实现简单,但同步信号在含有谐波、毛刺情况下会存在多个过零点,以致锁相失败。为了解决这一问题,该文提出了基于离散傅里叶变换鉴相的全数字锁相环。离散傅里叶变换可以从任意信号中抽取基准频率倍频次信号的相位、频率和幅值,可以解决谐波对外同步信号的影响,从而实现周期控制锁相环对谐波的识别。该文给出了其数字域模型和参数设计方法,仿真和实验证实了该方法的可行性。 展开更多
关键词 逆变器 数字锁相环 极点配置 离散傅里叶变换
在线阅读 下载PDF
基于有限冲击响应滤波器线性相移控制的单相系统数字锁相环 被引量:22
11
作者 任碧莹 钟彦儒 +1 位作者 孙向东 同向前 《电工技术学报》 EI CSCD 北大核心 2008年第8期121-125,共5页
利用有限冲击响应数字滤波器具有线性相移的特性,针对单相并网系统提出了基于有限冲击响应数字滤波器构造αβ静止坐标系下的电压矢量方法。参照三相并网系统基于αβ静止坐标系到dq同步旋转坐标系的数字锁相环原理,采用同步采样技术确... 利用有限冲击响应数字滤波器具有线性相移的特性,针对单相并网系统提出了基于有限冲击响应数字滤波器构造αβ静止坐标系下的电压矢量方法。参照三相并网系统基于αβ静止坐标系到dq同步旋转坐标系的数字锁相环原理,采用同步采样技术确保滤波器恒定系数的方法,实现了基于虚拟两相直角坐标系的数字锁相环控制。利用PSIM软件对电网电压幅值和频率的波动、3次谐波注入等参数变化的影响做了仿真研究。在此基础上,搭建了基于DSP TMS320C32为控制核心的模拟装置,实验结果验证了该方法是可行的,并且具有较好的动静态性能。 展开更多
关键词 有限冲击响应 滤波器 数字锁相环 单相并网系统
在线阅读 下载PDF
新型全数字锁相环的逻辑电路设计 被引量:21
12
作者 徐健飞 庞浩 +1 位作者 王赞基 陈建业 《电网技术》 EI CSCD 北大核心 2006年第13期81-84,共4页
设计出一种新型全数字锁相环(enhancedphase-lockloop,EPLL)的逻辑电路。该电路基于轨迹跟踪原理实现与交流基波成分的同步,其锁相速度快,精度高。同时,为兼顾锁相速度和稳定性的设计要求,提出调节EPLL动态参数的新方法,获得具有优化结... 设计出一种新型全数字锁相环(enhancedphase-lockloop,EPLL)的逻辑电路。该电路基于轨迹跟踪原理实现与交流基波成分的同步,其锁相速度快,精度高。同时,为兼顾锁相速度和稳定性的设计要求,提出调节EPLL动态参数的新方法,获得具有优化结构的全数字锁相逻辑电路。锁相跟踪实验验证了该锁相环技术的性能,证实了其在提取和分析谐波方面的有效性。 展开更多
关键词 全数字锁相环 动态参数调节 同步 数字逻辑电路
在线阅读 下载PDF
Gardner定时同步环路参数设计及性能分析 被引量:33
13
作者 付永明 朱江 琚瑛珏 《通信学报》 EI CSCD 北大核心 2012年第6期191-198,共8页
以数字锁相环理论为依据,对Gardner定时误差检测器反馈定时环路参数的设计进行了深入研究,基于MATLAB对一阶、二阶环路性能进行了仿真,重点分析了环路阶数和等效噪声带宽对系统性能的影响,得到了等效噪声带宽与定时同步环路性能的关系,... 以数字锁相环理论为依据,对Gardner定时误差检测器反馈定时环路参数的设计进行了深入研究,基于MATLAB对一阶、二阶环路性能进行了仿真,重点分析了环路阶数和等效噪声带宽对系统性能的影响,得到了等效噪声带宽与定时同步环路性能的关系,为定时同步环路的设计提供了理论依据。 展开更多
关键词 定时同步 Gardner定时误差检测器 数字锁相环 环路参数 同步性能
在线阅读 下载PDF
一种改进的水声信道载波恢复盲均衡算法 被引量:11
14
作者 宁小玲 刘忠 +2 位作者 罗亚松 龚立 付学志 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2012年第1期151-156,共6页
针对超指数迭代判决反馈盲均衡算法在水声通信系统中表现出收敛性差的问题,提出了一种带二阶锁相环的改进超指数迭代判决反馈盲均衡算法.该算法基于对修正超指数迭代算法误差函数的分析,提出了一种新的、能够快速收敛的误差函数,并有效... 针对超指数迭代判决反馈盲均衡算法在水声通信系统中表现出收敛性差的问题,提出了一种带二阶锁相环的改进超指数迭代判决反馈盲均衡算法.该算法基于对修正超指数迭代算法误差函数的分析,提出了一种新的、能够快速收敛的误差函数,并有效提高了载波恢复能力;在判决反馈均衡器中引入二阶数字锁相环,实现对相位旋转的跟踪和补偿,从而实现对原始发射信号的正确恢复.在两种水声信道条件下,采用两种调制信号分别对算法的收敛性能和载波恢复性能进行了计算机仿真,结果表明:在混合相位信道环境中,新算法相比超指数迭代判决反馈算法在均方误差、收敛速度上得到很大改善;在具有相位旋转的信道环境中,新算法实现了对相位旋转的有效补偿,改善了载波恢复性能. 展开更多
关键词 水声通信 盲均衡 超指数 判决反馈 相位旋转 数字锁相环
在线阅读 下载PDF
并网逆变器数字锁相环的数学物理本质分析 被引量:23
15
作者 曾正 邵伟华 +2 位作者 刘清阳 马青 冉立 《电工技术学报》 EI CSCD 北大核心 2018年第4期808-816,共9页
锁相环是并网逆变器与电网保持同步的关键环节,其高性能稳定运行是可再生能源接入电网的重要保障。从非线性动力学模型的角度揭示锁相环的数学本质,从虚拟同步电机的角度揭示锁相环的物理本质,采用李雅普诺夫能量函数分析锁相环的稳定条... 锁相环是并网逆变器与电网保持同步的关键环节,其高性能稳定运行是可再生能源接入电网的重要保障。从非线性动力学模型的角度揭示锁相环的数学本质,从虚拟同步电机的角度揭示锁相环的物理本质,采用李雅普诺夫能量函数分析锁相环的稳定条件,并分析电网电压不对称、低频谐波和直流偏置对锁相环的影响机理。此外,以一种基于隐式比例积分控制的锁相环结构为例,研究非线性动力学模型在探索新型锁相环结构中的应用。最后,考虑电网电压的频率阶跃、相位跳变、不平衡跳变、低频谐波跳变等扰动,利用实验结果对比研究锁相环的输出特性,为锁相环的研究提供了一条新的思路和方法。 展开更多
关键词 并网逆变器 电网同步 数字式锁相环 隐式比例积分控制 虚拟同步电机
在线阅读 下载PDF
基于频率和初相角解耦检测的新型锁相环 被引量:7
16
作者 姜齐荣 王亮 +3 位作者 张春朋 洪芦诚 魏应冬 谢小荣 《电力系统自动化》 EI CSCD 北大核心 2013年第18期113-119,共7页
提出了一种由锁频环(FLL)和初相角锁相环(PLL)构成的新型三相PLL。FLL采用了一种新型的微分算法来检测频率误差,可避免由电压相角或幅值突变导致的频率检测误差。该新型PLL采用频率自适应数字滤波器(FADF)滤除输入信号中的谐波和噪声,... 提出了一种由锁频环(FLL)和初相角锁相环(PLL)构成的新型三相PLL。FLL采用了一种新型的微分算法来检测频率误差,可避免由电压相角或幅值突变导致的频率检测误差。该新型PLL采用频率自适应数字滤波器(FADF)滤除输入信号中的谐波和噪声,提高了相角的检测精度。FADF利用多重化延时信号消除算法消除频率较低的谐波,然后通过巴特沃斯低通滤波器滤除高次谐波和噪声,可以在dq域准确、迅速地提取基波正序电压。同时,初相角PLL拥有较高的特征频率,使得新型PLL可以在相角突变后迅速地实现同步。通过仿真和实验对新型PLL的性能进行了验证,且为了适用于计算能力较差的控制器,给出了新型PLL的简化方案。 展开更多
关键词 锁相环 电网同步 锁频环 延时信号消除 数字滤波器
在线阅读 下载PDF
多重化大功率有源电力滤波器的控制系统研究 被引量:9
17
作者 李红雨 卓放 +2 位作者 雷万钧 吴隆辉 王兆安 《电工电能新技术》 CSCD 2004年第1期25-28,42,共5页
分析讨论了多模块化PWM变流器实现的多重化大功率有源电力滤波器的结构、原理以及对控制系统的要求,根据其特点设计了基于双DSP的数模混合控制系统,给出了控制系统硬件结构以及软件实现,采用软件锁相和硬件锁相相结合的方式有效地解决... 分析讨论了多模块化PWM变流器实现的多重化大功率有源电力滤波器的结构、原理以及对控制系统的要求,根据其特点设计了基于双DSP的数模混合控制系统,给出了控制系统硬件结构以及软件实现,采用软件锁相和硬件锁相相结合的方式有效地解决了同步问题,并针对有源滤波器应用中的一些具体问题给出了软件解决方案。最后给出了采用该控制方案的二重化有源电力滤波器的实验结果。实验结果表明,基于该控制系统的有源电力滤波器具有很好的补偿效果。 展开更多
关键词 多重化 大功率有源电力滤波器 数模混合控制系统 硬件锁相 软件锁相
在线阅读 下载PDF
一种高性能的全数字锁相环设计方案 被引量:5
18
作者 屈八一 程腾 +4 位作者 俞东松 李智奇 周渭 李珊珊 刘立东 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2019年第1期112-116,共5页
针对实现参考频率和输出的频率近似相等或者近似成整数倍关系时遇到的锁相环设计方案复杂以及高性能的模拟锁相环不适宜于集成化问题,设计了主要由模数转换器、全数字式鉴相器、数字式低通滤波器和数控振荡器等构成的全数字式锁相环。... 针对实现参考频率和输出的频率近似相等或者近似成整数倍关系时遇到的锁相环设计方案复杂以及高性能的模拟锁相环不适宜于集成化问题,设计了主要由模数转换器、全数字式鉴相器、数字式低通滤波器和数控振荡器等构成的全数字式锁相环。主要利用模数转换器在动态量采集时具有的边沿效应从其采集的大量数据中选择出精度更高的数据用于后级的全数字式鉴相,实现了一种全数字式锁相环。实验结果表明了该方案的正确性及其具有锁定精度高和环路的本底噪声低等特性。 展开更多
关键词 数字锁相环 边沿效应 全数字式鉴相器 数控振荡器
在线阅读 下载PDF
基于FPGA实现的可变模全数字锁相环 被引量:35
19
作者 肖帅 孙建波 +1 位作者 耿华 吴舰 《电工技术学报》 EI CSCD 北大核心 2012年第4期153-158,共6页
提出了一种可变模全数字锁相环。与传统的全数字锁相环相比,该锁相环采用可变模分频器,使得中心频率可变,锁相范围增大;通过前馈回路进行鉴频调频,提高了锁相速度;同时其环路滤波器采用比例积分结构,使得锁相输出无静差,输出抖动减小。... 提出了一种可变模全数字锁相环。与传统的全数字锁相环相比,该锁相环采用可变模分频器,使得中心频率可变,锁相范围增大;通过前馈回路进行鉴频调频,提高了锁相速度;同时其环路滤波器采用比例积分结构,使得锁相输出无静差,输出抖动减小。本文对提出的全数字锁相环建立了小信号模型,从理论上分析了该锁相环的性能以及控制参数对锁相环性能的影响,通过基于QuartusⅡ的软件仿真和基于FPGA的硬件实验对该全数字锁相环的性能进行了验证。结果表明,该全数字锁相环锁相范围大、速度快、精度高,可用于有快速同步需求的应用场合,如电网频率监测和并网变频器控制。 展开更多
关键词 全数字锁相环 比例积分控制 前馈控制 小信号模型 FPGA
在线阅读 下载PDF
用于SVC数控系统的数字锁相环的设计与实现 被引量:4
20
作者 张志文 郭斌 +2 位作者 罗隆福 曾志兵 王伟 《电力系统及其自动化学报》 CSCD 北大核心 2011年第1期103-107,共5页
为减少在静止无功补偿(SVC)装置中晶闸管的触发误差,设计了一种基于FPGA(现场可编程门阵列)的全数字锁相环(ADPLL),并进行硬件电路测试。同时分析了全数字锁相环的各模块工作原理并进行了参数设计和电路仿真。最后在实验平台上进行了测... 为减少在静止无功补偿(SVC)装置中晶闸管的触发误差,设计了一种基于FPGA(现场可编程门阵列)的全数字锁相环(ADPLL),并进行硬件电路测试。同时分析了全数字锁相环的各模块工作原理并进行了参数设计和电路仿真。最后在实验平台上进行了测试。结果显示,该环路可稳定跟踪电网信号,可为SVC数字控制系统提供快速、稳定、高精度的同步信号。 展开更多
关键词 全数字锁相环 静止无功补偿装置 触发误差 现场可编程门阵列 同步信号
在线阅读 下载PDF
上一页 1 2 11 下一页 到第
使用帮助 返回顶部