基于Vivado HLS的FPGA开发与应用研究 被引量：32

1

作者 党宏社 王黎 王晓倩 《陕西科技大学学报（自然科学版）》 2015年第1期155-159,共5页

为在硬件中更快速地实现数字信号处理或图像处理算法,可使用Vivado HLS工具与Zynq系列的全可编程SoC进行FPGA的设计与开发.开发者能够借助它们直接使用C或C++语言进行FPGA的开发,相对于Verilog或VHDL设计而言,开发周期短、成本低。本文... 为在硬件中更快速地实现数字信号处理或图像处理算法,可使用Vivado HLS工具与Zynq系列的全可编程SoC进行FPGA的设计与开发.开发者能够借助它们直接使用C或C++语言进行FPGA的开发,相对于Verilog或VHDL设计而言,开发周期短、成本低。本文详细介绍了Vivado HLS工具的特点与应用等内容,并以"图像色调分离"和"循环编码器"两种不同类型的实例,描述了该工具的使用方法与设计技巧. 展开更多

关键词 高层次综合 vivado FPGA

在线阅读 下载PDF 职称材料

基于Vivado HLS的AC97音频系统设计 被引量：3

2

作者 徐家惠 戚海峰 +2 位作者 高健 庄建军 陈毅煌 《实验室研究与探索》 CAS 北大核心 2014年第12期35-38,共4页

介绍一种基于FPGA的AC97音频系统设计。系统的核心部件采用Xilinx Atlys的板载Spartan6 XCSLX45芯片,使用的工具为Xilinx的高层次综合技术Vivado HLS。首先使用C/C++代码编写的算法描述系统的FIR滤波器;然后按照Vivado HLS编译工具的规... 介绍一种基于FPGA的AC97音频系统设计。系统的核心部件采用Xilinx Atlys的板载Spartan6 XCSLX45芯片,使用的工具为Xilinx的高层次综合技术Vivado HLS。首先使用C/C++代码编写的算法描述系统的FIR滤波器;然后按照Vivado HLS编译工具的规范,将程序代码转换为RTL模型,快速、直接地生成对应左右声道的FIR IP核和综合结果;再结合互连的Micro Blaze处理器IP核,处理一段立体声音乐信号,通过这种软硬件协同设计的方法,实现了音频滤波系统由现有算法向高性能的FPGA系统中移植的设计。结果表明,系统能够有效地滤除指定音频中的噪声,并且通过优化设计和架构探索,可以获得最佳资源消耗和性能优化的组合。 展开更多

关键词 vivado HLS FPGA MICROBLAZE 软硬件协同设计 IP核

在线阅读 下载PDF 职称材料

基于Vivado HLS的内窥镜实时暗部增强算法设计 被引量：6

3

作者 王云峰 范正吉 +2 位作者 何鑫 景金荣 洪应平 《电子测量技术》 北大核心 2022年第23期31-37,共7页

医用内窥镜的探头体积有限,使用环境特殊,照明条件有限,故图像的暗部处理显得尤为重要。本设计提出一种快速的彩色图像暗部增强算法,首先对采集到的RGB888格式视频流图像进行通道分离,然后通过卷积的方式对每个通道进行特定窗口大小的... 医用内窥镜的探头体积有限,使用环境特殊,照明条件有限,故图像的暗部处理显得尤为重要。本设计提出一种快速的彩色图像暗部增强算法,首先对采集到的RGB888格式视频流图像进行通道分离,然后通过卷积的方式对每个通道进行特定窗口大小的均值滤波来进行区域特征提取。最后对滤波后三个通道的每个对应点取平均值,代入特定参数的Logistic函数,得到的结果为该帧图像该位置像素点的增益,并将其应用于原图。本设计以Xilnx公司推出的Zynq系列ARM+FPGA SoC平台为载体,使用Vivado HLS进行AXI-Stream接口视频流处理算法的开发,并生成IP在FPGA端运行。经过实验,本算法在Zynq7020平台处理400×400@30 fps的一帧图像仅需1.6 ms,保证了视频流输出的实时性。同时把内窥镜伸入口腔观察算法处理前后的视频流图像可知,本算法在保证区域对比度的同时增强了暗部亮度,较好的提升了医用内窥镜视频流的暗部质量。 展开更多

关键词 内窥镜 暗部增强 ZYNQ vivado HLS 视频图像处理

在线阅读 下载PDF 职称材料

基于FPGA的动态部分可重构智能I/O接口设计与实现 被引量：12

4

作者 徐健 李贺 +1 位作者 龚东磊 方明 《计算机工程》 CAS CSCD 北大核心 2016年第6期14-20,共7页

由ASIC芯片实现的总线接口中,存在装备计算机配置冗杂、软硬件升级不灵活、芯片垄断和停产、体积功耗瓶颈日趋明显等问题。为此,基于Xilinx公司的ZYNQ-7000系列现场可编程门阵列,设计部分可重构的智能I/O接口。采用可编程片上系统技术,... 由ASIC芯片实现的总线接口中,存在装备计算机配置冗杂、软硬件升级不灵活、芯片垄断和停产、体积功耗瓶颈日趋明显等问题。为此,基于Xilinx公司的ZYNQ-7000系列现场可编程门阵列,设计部分可重构的智能I/O接口。采用可编程片上系统技术,基于Vivado2014.4和Peta Linux开发环境和开发工具,以RS232,RS422,CAN总线接口为例,通过TCP/IP网络数据包切换总线接口配置指令,动态切换对应的局部比特流文件,以按需通信方式实现各接口的实际配置。仿真实验结果表明,部分可重构技术与片上系统技术的结合使得产品设计流程更加灵活,可降低产品对硬件的依赖度和更新换代的成本,减小资源和功耗的消耗,在一定程度上提升产品的安全性及可靠性。 展开更多

关键词 现场可编程门阵列 片上系统 vivado工具 PetaLinux环境 部分可重构 总线接口

在线阅读 下载PDF 职称材料

基于扩展卡尔曼滤波的单通道胎儿心电监护系统 被引量：2

5

作者 卜朝晖 尹晓晶 +2 位作者 周斌 安蒙蒙 郑政 《电子测量技术》 2020年第5期11-17,共7页

设计基于扩展卡尔曼滤波(EKF)算法的便携式单通道胎儿心电监护系统。建立母体心电的动态模型,利用该模型通过扩展卡尔曼滤波或扩展卡尔曼平滑(EKS)从孕妇的单通道腹部信号中估计出母体心电成分,然后与单通道腹部信号相减得到胎儿心电信... 设计基于扩展卡尔曼滤波(EKF)算法的便携式单通道胎儿心电监护系统。建立母体心电的动态模型,利用该模型通过扩展卡尔曼滤波或扩展卡尔曼平滑(EKS)从孕妇的单通道腹部信号中估计出母体心电成分,然后与单通道腹部信号相减得到胎儿心电信号的估计。另外,针对孕妇存在心律不齐的情况,需要分别计算出孕妇自身心电信号在每个R-R间期变化的角速度。采用Xilinx公司的Vivado高层次综合(HLS)工具进行设计开发,通过C/RTL协同仿真将C语言编写的基于EKF的胎儿心电实时提取算法转化为寄存器传输级(RTL)硬件电路,缩短硬件开发周期并提高设计的可靠性,再利用Xilinx的片上系统(SoC)芯片zynq-7020(XC7Z0201CLG484C)和高分辨率采样芯片ADS1298设计出一个便携式单通道胎儿心电监护系统。仿真和实验结果均表明,经过一个母体心动周期(约0.8 s)可从孕妇腹部信号中提取出胎儿心电信号,提取准确性达93.40%,当系统时钟频率为100 MHz时,处理一个母体心动周期的数据所花的时间约为283μs,适于临床对胎儿心电的实时监护。该胎心监护系统体积小、重量轻、连线简单、携带方便、容易操作,适合于社区医院和家庭使用,可以实现对胎心监护的可穿戴远程移动医疗。 展开更多

关键词 胎儿心电 单通道 扩展卡尔曼滤波 vivado HLS SOC

在线阅读 下载PDF 职称材料

Markov-Middleton脉冲噪声模型的硬件实现方法 被引量：4

6

作者 王毅 胡学涛 +3 位作者 侯兴哲 叶君 郑可 李松浓 《电力系统自动化》 EI CSCD 北大核心 2019年第16期168-176,共9页

影响宽带电力线载波通信的关键因素之一是随机突发的脉冲噪声。目前的噪声研究大多停留在理论建模上,缺乏标准化的电力线噪声硬件实现方法。文中深入研究Markov-Middleton脉冲噪声模型,分析产生Markov性质的脉冲序列原理,利用System Gen... 影响宽带电力线载波通信的关键因素之一是随机突发的脉冲噪声。目前的噪声研究大多停留在理论建模上,缺乏标准化的电力线噪声硬件实现方法。文中深入研究Markov-Middleton脉冲噪声模型,分析产生Markov性质的脉冲序列原理,利用System Generator和Xilinx Vivado联合仿真工具,设计出具有随机突发特性的电力线噪声生成系统,并完成该系统的硬件实现。通过对比现场可编程门阵列(FPGA)输出、Middleton Class A模型仿真与实测电力线噪声的统计特性,证明了该硬件实现方法能够生成具有随机突发性和时间相关性的脉冲噪声。通过搭建实验室环境下的电力线载波通信系统,测试不同参数下噪声对通信成功率的影响程度,对比其他的硬件实现方法,验证了所提方法的工程应用价值。 展开更多

关键词 宽带电力线载波通信 Markov-Middleton System GENERATOR XILINX vivado 现场可编程门阵列

在线阅读 下载PDF 职称材料

基于AMP架构的青霉素结晶与发酵检测系统设计 被引量：1

7

作者 王晓君 孙梓林 王雁 《仪表技术与传感器》 CSCD 北大核心 2024年第5期66-73,共8页

目前,在青霉素工业生产中,人工检测是青霉素结晶状态以及发酵液高度检测的主要方式,这种方式成本高、自动化水平低且易造成误判,对青霉素产量和品质有很大影响。针对此种情况,文中设计了一种基于AMP架构的青霉素结晶状态与发酵液高度检... 目前,在青霉素工业生产中,人工检测是青霉素结晶状态以及发酵液高度检测的主要方式,这种方式成本高、自动化水平低且易造成误判,对青霉素产量和品质有很大影响。针对此种情况,文中设计了一种基于AMP架构的青霉素结晶状态与发酵液高度检测系统。该系统以ZYNQ-7000作为可重构嵌入式平台。在PL部分,利用Vivado HLS工具实现结晶状态、发酵液高度检测的图像预处理算法IP核设计,并搭建出视觉传感系统的硬件平台。在PS部分,系统采用双核AMP(非对称多处理)运行模式,完成结晶状态检测、发酵液高度检测算法处理与以太网视频传输、图像存储功能的并行处理。实验结果表明:该系统支持2种检测模式的切换,可实现对工业生产中青霉素结晶状态与发酵液高度的精确检测与视频数据的实时传输。 展开更多

关键词 图像处理 ZYNQ 视觉传感系统 vivado HLS 多核并行处理 视频图像处理

在线阅读 下载PDF 职称材料

基于异构平台的卷积神经网络加速系统设计 被引量：5

8

作者 秦文强 吴仲城 +1 位作者 张俊 李芳 《计算机工程与科学》 CSCD 北大核心 2024年第1期12-20,共9页

在计算和存储资源受限的嵌入式设备上部署卷积神经网络,存在执行速度慢、计算效率低、功耗高的问题。提出了一种基于异构平台的新型卷积神经网络加速架构,设计并实现了基于MobileNet的轻量化卷积神经网络加速系统。首先,为降低硬件资源... 在计算和存储资源受限的嵌入式设备上部署卷积神经网络,存在执行速度慢、计算效率低、功耗高的问题。提出了一种基于异构平台的新型卷积神经网络加速架构,设计并实现了基于MobileNet的轻量化卷积神经网络加速系统。首先,为降低硬件资源消耗以及数据传输成本,采用动态定点数量化和批标准化融合的设计方法,对网络模型进行了优化,并降低了加速系统的硬件设计复杂度;其次,通过实现卷积分块、并行卷积计算、数据流优化,有效提高了卷积运算效率和系统吞吐率。在PYNQ-Z2平台上的实验结果表明,此加速系统实现的MobileNet网络推理加速方案对单幅图像的识别时间为0.18 s,系统功耗为2.62 W,相较于ARM单核处理器加速效果提升了128倍。 展开更多

关键词 现场可编程门阵列(FPGA) vivado高层次综合 卷积神经网络 异构平台 硬件加速

在线阅读 下载PDF 职称材料

硬件加速CNN实时图像处理方法 被引量：4

9

作者 张强 孙静 +1 位作者 王威廉 康立富 《计算机工程与设计》 北大核心 2020年第6期1581-1585,共5页

针对CNN算法计算量大、运算耗时长、对PC资源依赖程度高的缺点,提出一种基于Vivado高层次综合硬件加速CNN实时图像处理的方法。将训练好的CNN模型中各参数提取并导入Vivado HLS中,利用C++语言按照Vivado HLS处理规范编写CNN识别算法,实... 针对CNN算法计算量大、运算耗时长、对PC资源依赖程度高的缺点,提出一种基于Vivado高层次综合硬件加速CNN实时图像处理的方法。将训练好的CNN模型中各参数提取并导入Vivado HLS中,利用C++语言按照Vivado HLS处理规范编写CNN识别算法,实现由FPGA的逻辑资源生成CNN算法对应的RTL级硬件电路,通过Vivado HLS仿真窗口进行CNN识别算法的测试,评估硬件加速CNN算法实时图像处理的效果。实验结果表明,该方法识别MNIST库中10000例手写体样本仅需8.69 s,PC端识别相同样本的时间为30 s,该方法有利于实时图像处理算法向硬件化高性能处理平台ZynqSOC移植。 展开更多

关键词 图像处理 vivado高层次综合 卷积神经网络 硬件加速 Zynq片上系统

在线阅读 下载PDF 职称材料

先心病心音CNN分类算法的硬件加速 被引量：2

10

作者 粟炜 宗容 +3 位作者 张强 奎皓然 杨宏波 王威廉 《计算机工程与设计》 北大核心 2021年第6期1599-1605,共7页

为提高先心病心音分类算法的实时性,适用于资源有限的嵌入式设备,提出一种对FPGA进行流水线约束设计的硬件加速方法。将CNN内部计算的并行性与FPGA上的并行硬件对应起来,通过VIVADO高层次综合(HLS)映射CNN算法至FPGA上,在卷积层中的循... 为提高先心病心音分类算法的实时性,适用于资源有限的嵌入式设备,提出一种对FPGA进行流水线约束设计的硬件加速方法。将CNN内部计算的并行性与FPGA上的并行硬件对应起来,通过VIVADO高层次综合(HLS)映射CNN算法至FPGA上,在卷积层中的循环上采用流水线约束,子循环会默认展开的方式,提升循环的执行速度。实例仿真计算结果表明,该方法可以很好地利用硬件资源,极大降低计算延时,有效提升算法的实时性。 展开更多

关键词 vivado高层次综合 硬件加速 先心病 现场可编程门阵列 卷积神经网络

在线阅读 下载PDF 职称材料

遥感云图纹理特征提取算法实时加速设计 被引量：3

11

作者 薄振华 管雪元 +1 位作者 马训穷 鲁江涛 《电子测量技术》 北大核心 2021年第1期125-129,共5页

为了解决灰度共生矩阵对遥感云图特征提取实时图像处理过程中算法复杂度高,运算时间长,数据运算量大等问题,提出了一种Vivado HLS实现卫星遥感云图特征提取算法的硬件加速方法。通过对灰度共生矩阵纹理特征提取算法以及Vivado HLS硬件... 为了解决灰度共生矩阵对遥感云图特征提取实时图像处理过程中算法复杂度高,运算时间长,数据运算量大等问题,提出了一种Vivado HLS实现卫星遥感云图特征提取算法的硬件加速方法。通过对灰度共生矩阵纹理特征提取算法以及Vivado HLS硬件加速设计进行研究,利用Vivado HLS对灰度共生矩阵纹理特诊提取进行硬件加速,并且封装为可调用的IP核,将PC端遥感云图处理结果与Zynq7020硬件加速后的处理结果进行比较,实验结果表明,该方法能够快速的解算遥感云图纹理特征,加快遥感云图处理速度,同时克服了FPGA设计图像算法难度大的缺点。 展开更多

关键词 遥感云图 灰度共生矩阵 vivado HLS 特征提取 硬件加速

在线阅读 下载PDF 职称材料

面向PCIE 3.0总线的扰频和去扰频器FPGA设计 被引量：1

12

作者 陆启立 黄新明 +3 位作者 孙玲 谢星 韩赛飞 唐天泽 《现代电子技术》 北大核心 2018年第16期47-50,54,共5页

在分析PCI Express 3.0总线物理层协议的基础上,提出一种实现扰频器和去扰频器的设计方案。利用可综合Verilog HDL语言在Vivado平台下完成电路的设计综合并下载到FPGA开发板进行测试与验证。验证结果表明,设计满足PCI Express 3.0总线... 在分析PCI Express 3.0总线物理层协议的基础上,提出一种实现扰频器和去扰频器的设计方案。利用可综合Verilog HDL语言在Vivado平台下完成电路的设计综合并下载到FPGA开发板进行测试与验证。验证结果表明,设计满足PCI Express 3.0总线物理层的要求,占用逻辑资源少,可应用到总线物理层的总体设计中。 展开更多

关键词 PCI EXPRESS 3.0总线 扰频器 去扰频器 现场可编程门阵列 vivado 逻辑资源

在线阅读 下载PDF 职称材料

基于FPGA器件的多边形轴类零件车削刀盘驱动系统 被引量：1

13

作者 何禹帆 罗红波 《工具技术》 北大核心 2023年第1期110-116,共7页

运用齿轮传动原理,在数控机床上增加一个车刀盘,刀盘与工件作相对转动,研究刀尖在工件上的轨迹形成多边形平面的原理,仿真分析影响加工多边形轴类零件的主要参数,分析运用FPGA器件实现多边形轴类零件车削加工刀盘驱动控制,满足多边形平... 运用齿轮传动原理,在数控机床上增加一个车刀盘,刀盘与工件作相对转动,研究刀尖在工件上的轨迹形成多边形平面的原理,仿真分析影响加工多边形轴类零件的主要参数,分析运用FPGA器件实现多边形轴类零件车削加工刀盘驱动控制,满足多边形平面加工参数,选用光电编码器作为传感器,采用PID算法对其系统进行闭环控制,运用Xilinx FPGA芯片IP核、SN74LVC4245A芯片、MAX3485芯片实现了数据传输、电平转化等功能。最后,选用Verilog语言对FPGA进行设计,利用Vivado软件进行仿真验证,证明代码可行性。 展开更多

关键词 多边形轴类零件 FPGA 刀盘驱动系统 VERILOG vivado

在线阅读 下载PDF 职称材料

基于HLS的色彩插值算法硬件设计与实现 被引量：6

14

作者 潘晓英 李晨晨 +1 位作者 王昊 薛玉锋 《液晶与显示》 CAS CSCD 北大核心 2020年第6期595-603,共9页

为了快速、高效地在FPGA平台上实现色彩插值算法并得到高质量的彩色图像,使用Xilinx高层次综合工具HLS设计并实现一种改进的色彩插值算法。该算法融合双线性插值算法和一阶微分边缘导向插值算法完成图像色彩插值,对以R分量与B分量为中... 为了快速、高效地在FPGA平台上实现色彩插值算法并得到高质量的彩色图像,使用Xilinx高层次综合工具HLS设计并实现一种改进的色彩插值算法。该算法融合双线性插值算法和一阶微分边缘导向插值算法完成图像色彩插值,对以R分量与B分量为中心像素点的像素使用一阶微分边缘导向插值算法插值计算缺失的颜色分量,对以G分量为中心像素点的像素使用双线性插值算法插值计算缺失的颜色分量。该算法充分考虑图像边缘插值效果与FPGA硬件资源占用量,可对Bayer格式图像进行还原,恢复全彩色图像。本文使用HLS开发,与传统FPGA开发相比缩短了开发周期,提高了开发效率。在Kodak数据集上的测试结果表明,改进的色彩插值算法的彩色峰值信噪比(CPSNR)相较于常规算法高4~6 dB,且减少了图像锯齿现象和边缘模糊等问题,本文算法占用FPGA资源较少,可实现实时的图像色彩插值。 展开更多

关键词 色彩插值 vivado HLS FPGA 硬件加速

在线阅读 下载PDF 职称材料

基于ZYNQ芯片的实时视频处理系统设计 被引量：11

15

作者 陈冠成 吴贵燕 《现代电子技术》 北大核心 2019年第6期76-78,共3页

文中研究Xilinx Zynq平台的ARM+FPGA体系结构,提出一个基于ZYNQ芯片的软硬件协同工作的实时视频处理系统。该系统采用ARM处理器进行图形界面程序开发,实现任务调度;通过Vivado HLS工具进行图像处理算法开发,实现在DDR缓存上的数据交互... 文中研究Xilinx Zynq平台的ARM+FPGA体系结构,提出一个基于ZYNQ芯片的软硬件协同工作的实时视频处理系统。该系统采用ARM处理器进行图形界面程序开发,实现任务调度;通过Vivado HLS工具进行图像处理算法开发,实现在DDR缓存上的数据交互。测试结果表明,这种基于ARM+FPGA的软硬件协同处理系统使视频处理速度获得了很大的提升,满足实时性的要求。 展开更多

关键词 ZYNQ芯片 视频处理 实时性 ARM处理器 FPGA vivado HLS

在线阅读 下载PDF 职称材料

基于FPGA的GTX片内环回的设计与测试 被引量：6

16

作者 朱庆之 《电子测量技术》 2018年第5期128-131,共4页

随着目前信号传输速率和信号完整性的要求越来越高,信息数据的交互传输也越来越重要。GTX作为一种低功耗的吉比特收发器,配置灵活,功能强大,并与FPGA内部的其他逻辑资源紧密联系,可用于实现多种高速接口,如XAUI、PCIE等。研究利用Virte... 随着目前信号传输速率和信号完整性的要求越来越高,信息数据的交互传输也越来越重要。GTX作为一种低功耗的吉比特收发器,配置灵活,功能强大,并与FPGA内部的其他逻辑资源紧密联系,可用于实现多种高速接口,如XAUI、PCIE等。研究利用Virtex-7系列FPGA实现了GTX的IP控制器、用户接口模块的设计,参数及测试数据的封装,并在硬件测试平台测试,最终通过VIVADO的Debug功能进行在线下载功能测试验证,实验结果表明该IP控制器下的数据在内部环路中能够进行稳定的无差错传输。 展开更多

关键词 GTX IP控制器 vivado DEBUG 内部环路

在线阅读 下载PDF 职称材料

单尺度Retinex图像增强算法在Xilinx FPGA上的高性能实现 被引量：4

17

作者 任梦洁 石胜斌 《火炮发射与控制学报》 北大核心 2018年第4期44-49,共6页

为了满足弹载电视成像系统实时处理的要求,构建了一种基于Xilinx FPGA的弹载电视成像系统,在此基础上实现了单尺度Retinex图像增强算法模块的设计与应用。该系统采用Xilinx公司的Zedboard开发板构建弹载电视成像系统的处理框架,利用Viva... 为了满足弹载电视成像系统实时处理的要求,构建了一种基于Xilinx FPGA的弹载电视成像系统,在此基础上实现了单尺度Retinex图像增强算法模块的设计与应用。该系统采用Xilinx公司的Zedboard开发板构建弹载电视成像系统的处理框架,利用Vivado HLS工具将C语言实现设计的代码转化为相应的RTL代码,实现了单尺度Retinex算法IP核的并行设计。为了验证系统的可靠性和实时性,进行了静态和动态实验验证。结果表明,该系统在保证了视频图像增强效果的前提下,大大提升了单尺度Retinex图像增强算法的实时性,满足弹载电视成像系统的要求。 展开更多

关键词 XILINX FPGA vivado HLS 单尺度Retinex算法 弹载电视成像

在线阅读 下载PDF 职称材料

基于Zynq的空空导弹末端识别与定位系统研究

18

作者 王西超 高颂 +1 位作者 浦乐 曲晓雷 《弹箭与制导学报》 北大核心 2021年第6期18-22,共5页

针对目前空空导弹末端识别与定位速度低下的问题,提出一种基于显著性分析的红外小目标检测算法,结合SVM分类器,实现飞机红外目标的快速检测与识别。硬件利用Zynq-7000处理器,并基于Vivado HLS对显著性分析中的频域残差计算模块进行高层... 针对目前空空导弹末端识别与定位速度低下的问题,提出一种基于显著性分析的红外小目标检测算法,结合SVM分类器,实现飞机红外目标的快速检测与识别。硬件利用Zynq-7000处理器,并基于Vivado HLS对显著性分析中的频域残差计算模块进行高层次硬件综合,构建硬件IP核,实现FPGA端的专用算法硬件加速。在Zybo平台上搭建嵌入式图像处理系统,以某大型运输机和某型战斗机为目标,实验结果表明,运输机和战斗机的识别率达到99%以上,定位速度达到每帧0.25 s。 展开更多

关键词 红外图像 空空导弹 末端识别 Zynq vivado HLS

在线阅读 下载PDF 职称材料