-
题名Viterbi译码器的优化设计
- 1
-
-
作者
袁金仕
卢焕章
-
机构
国防科技大学ATR实验室
-
出处
《电讯技术》
2005年第3期159-161,共3页
-
文摘
Viterbi译码算法用FPGA实现时,其硬件资源消耗与译码速度始终是相互制约的两个方面,通过合理安排ACS单元和路径度量存储单元可有效缓解这两方面的矛盾。本文以(2,1,6)卷积码为例,基于基4算法提出的动态路径度量存储管理方法能在不影响译码速度的前提下有效降低译码器的硬件复杂度。
-
关键词
viterbi译码器
ACS
路径度量存储管理
-
Keywords
viterbi decoder
ACS
Path metric memory management
-
分类号
TN764
[电子电信—电路与系统]
-
-
题名流水线结构的维特比回溯算法及其实现
- 2
-
-
作者
曹振海
谢晖
邵谦明
-
机构
复旦大学通信科学与工程系
-
出处
《计算机工程》
CAS
CSCD
北大核心
2004年第3期66-68,共3页
-
文摘
维特比解码中,在长约束长度或较深译码深度的情况下,内存管理回溯算法相对寄存器交换法有很大的优势。该文在一种现有的节省内存的内存管理算法的基础上,提出了新的流水线结构的内存管理回溯算法,可以自动处理连续输入的不同长度的帧。并且依据IEEE802.16的高速应用实例,在Xilinx的FPGA上实现了该算法。
-
关键词
维特比解码器
内存管理回溯算法
流水线
-
Keywords
viterbi decode
memory management traceback algorithm
pipeline
-
分类号
TP311.52
[自动化与计算机技术—计算机软件与理论]
-
-
题名维特比译码器实现中的关键技术
- 3
-
-
作者
孙冶
朱杰
-
机构
上海交通大学电子工程系
-
出处
《电子测量技术》
2006年第3期22-23,共2页
-
文摘
本文针对维特比译码算法中的两个关键问题,即路径寄存器溢出与幸存路径存储问题,分别提出了可行的解决方案,并应用该方案在XilinxSpartanIIFPGA上实现了速率为64Kb/s的软判决译码器。
-
关键词
维特比译码器
流水线内存回溯算法
二进制补码取模
FPGA
-
Keywords
viterbi decoder, pipeline memory management
two＇s complement modulo techniques
FPGA
-
分类号
TN764
[电子电信—电路与系统]
-
