检索结果-维普期刊中文期刊服务平台

基于Verilog HDL出租车计费系统的研制: 1; 作者高健刘向峰 +1 位作者赖谨戴路红《实验室研究与探索》 CAS 2004年第10期49-52,共4页; 以上海地区的出租车计费器为例,利用VerilogHDL语言设计了出租车计费器,使其具有时间显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示了硬件描述语言Verilog-HDL设计数字逻辑电路的优越... 展开更多; 关键词 verilog hdl 电子自动化设计硬件描述语言 MAX%PLUS%PLUSⅡ; 在线阅读下载PDF 职称材料

Verilog HDL数字电路的设计被引量：6: 2; 作者邓云祥孟劲松苏燕辰《中国测试技术》 2005年第3期103-104,123,共3页; VerilogHDL(硬件描述语言)是目前世界上使用最广泛的符合IEEE标准的硬件描述语言之一,在数字系统设计的仿真和综合领域中有着强大的发展潜力。本文介绍了硬件描述语言VerilogHDL的特点和使用方法,并通过一个实例——自动售饮料机的程序... 展开更多; 关键词硬件描述语言 CPLD/FPGA verilog hdl 数字逻辑电路; 在线阅读下载PDF 职称材料

用Verilog HDL开发生物芯片的探讨: 3; 作者张基温黄可望《江南大学学报（自然科学版）》 CAS 2003年第6期585-588,592,共5页; 为了降低生物芯片的制作成本,使其能批量生产,可采用一种优秀的硬件描述语言Ver ilogHDL进行开发用VerilogHDL开发生物芯片,根据自身的设计思路形式化抽象表示电路的结构和行为能提高电路设计效率、缩短芯片制作周期、降低芯片的制作成... 展开更多; 关键词生物芯片硬件描述语言 verilog硬件描述语言数字电路; 在线阅读下载PDF 职称材料

用Verilog-HDL设计数字逻辑系统被引量：5: 4; 作者马朝李颖杨明《计算机工程》 CAS CSCD 北大核心 2000年第12期110-112,共3页; 介绍硬件描述语言Verilog-HDL。通过与传统的数字逻辑系统的设计方法进行比较，展现了硬件描述语言Verilog-HDL设计数字逻辑电路的优越性。; 关键词数字逻辑系统 verilog-hdl 数字电路设计; 在线阅读下载PDF 职称材料

P/T系统的VHDL描述及实现: 5; 作者陆继远《计算机工程》 CAS CSCD 北大核心 2011年第21期252-254,共3页; 利用超高速集成电路硬件描述语言(VHDL)描述P/T系统,在EDA软件平台MAX+plusII上,对Petri网模型的VHDL描述进行编译、仿真、适配,将结果下载到可编程逻辑器件中,通过实验开发系统GW48-CK进行硬件测试。给出一个P/T系统实例——服务系统... 展开更多; 关键词 PETRI网 P/T系统电子设计自动化硬件描述语言可编程逻辑器件; 在线阅读下载PDF 职称材料

一种具有自校准、自控制功能的I^(2)C接口电路被引量：3: 6; 作者郑双双刘兴辉 +2 位作者张文婧张建龙尹飞飞《合肥工业大学学报（自然科学版）》 CAS 北大核心 2023年第5期641-645,共5页; 文章提出一种在开漏模式下通过硬件自检测、自校准实现高性能I^(2)C(inter-integrated circuit)接口的设计,并给出一种I^(2)C接口自控制实现开漏功能的方法。在传统I^(2)C接口电路的基础上,增加了自检测拉低时钟总线并进行自校准的功能... 展开更多; 关键词 I^(2)C接口电路自校准 verilog hdl语言开漏输出自控制; 在线阅读下载PDF 职称材料

题名基于Verilog HDL出租车计费系统的研制: 1; 作者高健刘向峰赖谨戴路红; 机构南京大学电子科学与工程系南京大学计算中心; 出处《实验室研究与探索》 CAS 2004年第10期49-52,共4页; 文摘以上海地区的出租车计费器为例,利用VerilogHDL语言设计了出租车计费器,使其具有时间显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示了硬件描述语言Verilog-HDL设计数字逻辑电路的优越性。源程序经MAX+PLUS 软件调试、优化,下载到EPF10K10TC144-3芯片中,可应用于实际的出租车收费系统。; 关键词 verilog hdl 电子自动化设计硬件描述语言 MAX%PLUS%PLUSⅡ; Keywords verilog hdl eda hardware description language(hdl) MAX%PLUS%PLUSⅡ; 分类号 TP39 [自动化与计算机技术—计算机应用技术]; 在线阅读下载PDF 职称材料

题名Verilog HDL数字电路的设计被引量：6: 2; 作者邓云祥孟劲松苏燕辰; 机构西南交通大学机械工程学院; 出处《中国测试技术》 2005年第3期103-104,123,共3页; 文摘 VerilogHDL(硬件描述语言)是目前世界上使用最广泛的符合IEEE标准的硬件描述语言之一,在数字系统设计的仿真和综合领域中有着强大的发展潜力。本文介绍了硬件描述语言VerilogHDL的特点和使用方法,并通过一个实例——自动售饮料机的程序的应用,展现了VerilogHDL在数字电路设计上的优越性。; 关键词硬件描述语言 CPLD/FPGA verilog hdl 数字逻辑电路; Keywords hardware description language CPLD/FPGA verilog hdl Digital logic circuit; 分类号 TP391.9 [自动化与计算机技术—计算机应用技术]; 在线阅读下载PDF 职称材料

题名用Verilog HDL开发生物芯片的探讨: 3; 作者张基温黄可望; 机构江南大学信息工程学院; 出处《江南大学学报（自然科学版）》 CAS 2003年第6期585-588,592,共5页; 文摘为了降低生物芯片的制作成本,使其能批量生产,可采用一种优秀的硬件描述语言Ver ilogHDL进行开发用VerilogHDL开发生物芯片,根据自身的设计思路形式化抽象表示电路的结构和行为能提高电路设计效率、缩短芯片制作周期、降低芯片的制作成本,并为大规模批量生产提供有利的条件。; 关键词生物芯片硬件描述语言 verilog硬件描述语言数字电路; Keywords biochip hdl-hardware description language verilog hdl digital circuit; 分类号 R318.04 [医药卫生—生物医学工程]; 在线阅读下载PDF 职称材料

题名用Verilog-HDL设计数字逻辑系统被引量：5: 4; 作者马朝李颖杨明; 机构上海交通大学信息检测技术与仪器系; 出处《计算机工程》 CAS CSCD 北大核心 2000年第12期110-112,共3页; 文摘介绍硬件描述语言Verilog-HDL。通过与传统的数字逻辑系统的设计方法进行比较，展现了硬件描述语言Verilog-HDL设计数字逻辑电路的优越性。; 关键词数字逻辑系统 verilog-hdl 数字电路设计; Keywords verilog hdl；hardware description language；eda；logic circuit,; 分类号 TN791.02 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

题名P/T系统的VHDL描述及实现: 5; 作者陆继远; 机构江苏大学电气信息工程学院; 出处《计算机工程》 CAS CSCD 北大核心 2011年第21期252-254,共3页; 基金江苏大学青年基金资助项目(JDQ03014); 文摘利用超高速集成电路硬件描述语言(VHDL)描述P/T系统,在EDA软件平台MAX+plusII上,对Petri网模型的VHDL描述进行编译、仿真、适配,将结果下载到可编程逻辑器件中,通过实验开发系统GW48-CK进行硬件测试。给出一个P/T系统实例——服务系统的描述及实现。仿真波形及硬件测试结果证明了该方法的正确性。; 关键词 PETRI网 P/T系统电子设计自动化硬件描述语言可编程逻辑器件; Keywords Petri net Place/Transition（P/T） system Electronic DesignAutomation（eda） hardware description language（hdl） Programmable logic Device（PLD）; 分类号 TP311 [自动化与计算机技术—计算机软件与理论]; 在线阅读下载PDF 职称材料

题名一种具有自校准、自控制功能的I^(2)C接口电路被引量：3: 6; 作者郑双双刘兴辉张文婧张建龙尹飞飞; 机构辽宁大学物理学院北京宏思电子技术有限责任公司; 出处《合肥工业大学学报（自然科学版）》 CAS 北大核心 2023年第5期641-645,共5页; 基金辽宁省自然科学基金资助项目(2021-MS-148)。; 文摘文章提出一种在开漏模式下通过硬件自检测、自校准实现高性能I^(2)C(inter-integrated circuit)接口的设计,并给出一种I^(2)C接口自控制实现开漏功能的方法。在传统I^(2)C接口电路的基础上,增加了自检测拉低时钟总线并进行自校准的功能,使得在开漏模式下,硬件能够自动检测到时钟总线在上拉过程中的低电平并进行自校准高电平,在改善通信稳定性的基础上实现了性能提升。考虑到不同的应用场合,增加了开漏使能控制电路,为提高IP的可移植性,I^(2)C接口可自控制开漏功能,支持软件配置,灵活地应用于各种通用输入输出(general-purpose input/output,GPIO)模型中。成品开发板电路测试表明,在系统时钟为120 MHz时,该电路在开漏模式下高速通信中的位速率高达5.98 Mbit/s,在推挽模式下超快速通信中的位速率高达30.00 Mbit/s。; 关键词 I^(2)C接口电路自校准 verilog hdl语言开漏输出自控制; Keywords inter-integrated circuit(I^(2)C)interface circuit self-calibration verilog hardware description language(verilog hdl) open-drain output self-control; 分类号 TN432 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	基于Verilog HDL出租车计费系统的研制	高健刘向峰赖谨戴路红	《实验室研究与探索》 CAS	2004	0	在线阅读下载PDF 职称材料
2	Verilog HDL数字电路的设计	邓云祥孟劲松苏燕辰	《中国测试技术》	2005	6	在线阅读下载PDF 职称材料
3	用Verilog HDL开发生物芯片的探讨	张基温黄可望	《江南大学学报（自然科学版）》 CAS	2003	0	在线阅读下载PDF 职称材料
4	用Verilog-HDL设计数字逻辑系统	马朝李颖杨明	《计算机工程》 CAS CSCD 北大核心	2000	5	在线阅读下载PDF 职称材料
5	P/T系统的VHDL描述及实现	陆继远	《计算机工程》 CAS CSCD 北大核心	2011	0	在线阅读下载PDF 职称材料
6	一种具有自校准、自控制功能的I^(2)C接口电路	郑双双刘兴辉张文婧张建龙尹飞飞	《合肥工业大学学报（自然科学版）》 CAS 北大核心	2023	3	在线阅读下载PDF 职称材料