一种VLSI设计到无向赋权图的转换系统 被引量：5

1

作者 孙凌宇 冷明 +1 位作者 曾小荟 郁松年 《微电子学与计算机》 CSCD 北大核心 2009年第7期57-59,共3页

基于VLSI剖分问题的需要,设计并实现了VLSI设计到无向赋权图的转换系统(VLSI/Graph Converter,VGC).介绍了电路构造图和图文件存储格式,给出了VGC的处理流程图,提出了针对VLSI线网的无向赋权图转换算法.该算法解决的关键问题是,遍历树... 基于VLSI剖分问题的需要,设计并实现了VLSI设计到无向赋权图的转换系统(VLSI/Graph Converter,VGC).介绍了电路构造图和图文件存储格式,给出了VGC的处理流程图,提出了针对VLSI线网的无向赋权图转换算法.该算法解决的关键问题是,遍历树状结构的VLSI线网,将其转换为无向赋权图并存储为指定的图文件格式.VGC系统在Windows平台下用C++实现.实验及分析表明,该系统能正确地将Verilog语言描述的门级CPU转换为无向赋权图,避免了直接在VLSI线网上进行剖分,提高了VLSI剖分的效率. 展开更多

关键词 vlsi设计 vlsi线网 无向赋权图 转换

在线阅读 下载PDF 职称材料

一种VLSI设计到赋权超图的转换系统 被引量：3

2

作者 冷明 孙凌宇 +1 位作者 郭恺强 朱平 《微电子学与计算机》 CSCD 北大核心 2012年第2期7-12,17,共7页

本文基于VLSI划分问题的需要,提出了一种VLSI设计到赋权超图转换算法.该算法解决的关键问题是,它读取和遍历Verilog语言描述的树状结构VLSI设计,将其转换为赋权超图并存储为指定的文件存储格式,从而有效地将VLSI划分问题转换为超图划分... 本文基于VLSI划分问题的需要,提出了一种VLSI设计到赋权超图转换算法.该算法解决的关键问题是,它读取和遍历Verilog语言描述的树状结构VLSI设计,将其转换为赋权超图并存储为指定的文件存储格式,从而有效地将VLSI划分问题转换为超图划分优化问题.进而,本文给出了VLSI设计到赋权超图的转换系统(VLSI/Hypergraph Converter,VHC)的处理流程图,并在Windows平台下用C++设计实现了VHC系统.实验及分析表明,该系统能正确地将Verilog语言描述的门级CPU测试用例转换为赋权超图,避免了直接在VLSI线网上进行划分,提高了VLSI划分的效率. 展开更多

关键词 vlsi设计 vlsi线网 赋权超图 转换

在线阅读 下载PDF 职称材料

RS码译码器的VLSI设计 被引量：5

3

作者 方立 吕昕 邓次平 《兵工学报》 EI CAS CSCD 北大核心 2002年第3期422-425,共4页

本文主要研究RS码译码器的VLSI设计优化方法。分析RS码译码算法的原理 ,将适合计算机仿真计算的算法转换成适合硬件实现的结构 ,并对其进行优化。设计并实现在FPGA上可以工作在 10MHz时钟频率下的单周期硬件译码器。

关键词 RS码译码器 vlsi设计 极高速集成电路硬件描述语言 现场可编程逻辑阵列

在线阅读 下载PDF 职称材料

基于DVD应用的流水线RS-PC解码的VLSI设计 被引量：1

4

作者 周云明 刘政林 +1 位作者 于宝东 邹雪城 《电视技术》 北大核心 2003年第9期59-61,共3页

基于DVD数据纠错的应用,设计实现了全程流水线处理的RS-PC解码,采用分解的无逆BM(Berlekamp-Massey)算法和脉动时序控制实现RS解码器的三级流水线处理,采用行列独立的缓冲器和纠错解码器实现行列纠错的两级流水线处理。该RS-PC解码能达... 基于DVD数据纠错的应用,设计实现了全程流水线处理的RS-PC解码,采用分解的无逆BM(Berlekamp-Massey)算法和脉动时序控制实现RS解码器的三级流水线处理,采用行列独立的缓冲器和纠错解码器实现行列纠错的两级流水线处理。该RS-PC解码能达到非常快的处理速度,在行列纠错处理无迭代的情况下,数据率可达到每时钟一个字节。 展开更多

关键词 DVD RS-PC解码 vlsi设计 里得-所罗门乘积码 纠错码 数字视频光盘 超大规模集成电路 数据结构

在线阅读 下载PDF 职称材料

基于Booth编码模乘模块RSA的VLSI设计 被引量：2

5

作者 舒妍 卢君明 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2002年第3期363-367,共5页

在Montgomery模乘算法基础上 ,采用大数乘法器常用的Booth编码技术缩减Montgomery模乘法的中间运算过程 ,将算法迭代次数减为原来的一半 .同时采用省进位加法器作为大数加法的核心 ,使模乘算法中一次迭代的延迟为两个一位全加器的延迟 ... 在Montgomery模乘算法基础上 ,采用大数乘法器常用的Booth编码技术缩减Montgomery模乘法的中间运算过程 ,将算法迭代次数减为原来的一半 .同时采用省进位加法器作为大数加法的核心 ,使模乘算法中一次迭代的延迟为两个一位全加器的延迟 ,提高了处理器的时钟频率 .在 0 2 5 μm工艺下 ,对于10 2 4位操作数 ,可在 2 0 0MHz时钟频率下工作 ,其加密速率约为 178kbit/s . 展开更多

关键词 BOOTH编码 模乘模块 RSA vlsi设计 模幂乘法 模乘算法 因特网 安全

在线阅读 下载PDF 职称材料

H.264中插补算法的VLSI设计与实现 被引量：1

6

作者 李欣 赵为 +1 位作者 赵兴亮 葛海通 《电子技术应用》 北大核心 2006年第7期34-36,共3页

提出了H.264标准中插补运算的硬件设计方法。对亮度1/2像素插补,采用易于硬件实现的4抽头滤波器取代6抽头滤波器;对色度1/8像素的插补,利用移位器和加法器实现了乘法运算。提出一种可重用的基于4×4块的插补流水线结构。

关键词 插补 滤波器 vlsi设计 H.264标准

在线阅读 下载PDF 职称材料

基于TTA的异步微处理器设计及其VLSI实现 被引量：3

7

作者 石伟 陈芳园 +4 位作者 王志英 任洪广 苏博 王友瑞 陆洪毅 《电子学报》 EI CAS CSCD 北大核心 2011年第2期395-401,共7页

本文针对传输触发体系结构设计了一款异步微处理器.由于异步TTA采用分布式的控制方式,数据相关会导致程序执行错误,因此提出了一种数据源选择技术来保证程序执行的正确性,并给出了异步TTA的微体系结构与电路实现.最后,在0.18μm工艺下... 本文针对传输触发体系结构设计了一款异步微处理器.由于异步TTA采用分布式的控制方式,数据相关会导致程序执行错误,因此提出了一种数据源选择技术来保证程序执行的正确性,并给出了异步TTA的微体系结构与电路实现.最后,在0.18μm工艺下采用基于宏单元的异步集成电路设计方法实现了该异步微处理器.实验结果表明提出的数据源选择技术能够有效保证异步TTA微处理器正确执行,同时异步TTA计算内核功耗仅为相应同步计算内核功耗的40%左右. 展开更多

关键词 传输触发结构 异步电路 低功耗 vlsi设计

在线阅读 下载PDF 职称材料

基于VLIW处理器的高性能数据通道设计及其VLSI实现

8

作者 杨焱 侯朝焕 《电子学报》 EI CAS CSCD 北大核心 2003年第11期1667-1670,共4页

本文提出一种新的基于VLIW处理器的层次化数据通道的VLSI结构 ,通过独特的微码结构 ,十分方便地得到了具有可配置特征的高速数据通道的控制模型 ,模型能有效地改善系统扩展所需要的灵活性 ,适合构建高性能的媒体处理器阵列 .运用VHDL语... 本文提出一种新的基于VLIW处理器的层次化数据通道的VLSI结构 ,通过独特的微码结构 ,十分方便地得到了具有可配置特征的高速数据通道的控制模型 ,模型能有效地改善系统扩展所需要的灵活性 ,适合构建高性能的媒体处理器阵列 .运用VHDL语言实现的硬件设计通过了系统仿真 .10 0MHz时钟频率下的最大数据吞吐率可达1 2 8Gbit/s . 展开更多

关键词 高速数据通道 VLIW 微码 可重配置 vlsi设计

在线阅读 下载PDF 职称材料

JPEG2000小波变换器的VLSI结构设计 被引量：5

9

作者 刘雷波 王学进 +3 位作者 孟鸿鹰 王志华 陈弘毅 夏宇闻 《电子学报》 EI CAS CSCD 北大核心 2002年第11期1609-1612,共4页

新一代静止图像压缩标准JPEG2 0 0 0将离散小波变换 (DWT)作为其核心变换技术 ,并推荐采用推举体制 (lifting)快速算法来实现 .空间组合推举体制算法 (SCLA)大大降低了lifting的运算量 .当选用 9/ 7小波滤波器时 ,SCLA的乘法运算量只有l... 新一代静止图像压缩标准JPEG2 0 0 0将离散小波变换 (DWT)作为其核心变换技术 ,并推荐采用推举体制 (lifting)快速算法来实现 .空间组合推举体制算法 (SCLA)大大降低了lifting的运算量 .当选用 9/ 7小波滤波器时 ,SCLA的乘法运算量只有lifting的 7/ 12 .本文提出了一种实现SCLA算法的VLSI结构 ,降低了基于lifting实现的运算量 ,加快了变换的速度 ,减小了电路的规模 .本文的二维正反小波变换器已经作为单独的IP核应用于我们目前正在开发的JPEG2 0 0 展开更多

关键词 JPEG2000 小波变换器 vlsi结构设计 LIFTING 空间组合推举体制算法 图像压缩

在线阅读 下载PDF 职称材料

MPEG-4视频编码器象素压缩模块的VLSI结构设计 被引量：1

10

作者 李飞 刘贵忠 +1 位作者 王占辉 李永利 《微电子学与计算机》 CSCD 北大核心 2004年第6期107-111,共5页

文章设计了一种基于MPEG-4的视频压缩编码器中象素压缩模块的VLSI结构。该设计采用分布算式结构———NEDA作为DCT变换的核心技术;应用基于LUT表结构使量化/反量化模块的设计简洁明了;同时对AC/DC预测模块还应用了新的存储策略,大大降低... 文章设计了一种基于MPEG-4的视频压缩编码器中象素压缩模块的VLSI结构。该设计采用分布算式结构———NEDA作为DCT变换的核心技术;应用基于LUT表结构使量化/反量化模块的设计简洁明了;同时对AC/DC预测模块还应用了新的存储策略,大大降低了FPGA中宝贵的存储空间。在满足处理速度和精度的要求下,利用了较少的晶体管数目和简洁的结构实现了象素压缩模块。 展开更多

关键词 MPEG-4 视频编码器 象素压缩模块 vlsi结构设计 NEDA DCT变换 LUT表结构

在线阅读 下载PDF 职称材料

一种高速并行FFT处理器的VLSI结构设计 被引量：15

11

作者 万红星 陈禾 韩月秋 《电子技术应用》 北大核心 2005年第5期45-48,共4页

在OFDM系统的实现中,高速FFT处理器是关键。在分析了基4按时域抽取快速傅立叶变换(FFT)算法特点的基础上,研究了一种高性能FFT处理器的硬件结构。此结构能同时从四个并行存储器中读取蝶形运算所需的4个操作数,极大地提高了处理速度。此... 在OFDM系统的实现中,高速FFT处理器是关键。在分析了基4按时域抽取快速傅立叶变换(FFT)算法特点的基础上,研究了一种高性能FFT处理器的硬件结构。此结构能同时从四个并行存储器中读取蝶形运算所需的4个操作数,极大地提高了处理速度。此结构控制单元简单,便于模块化设计。经硬件验证,达到设计要求。在系统时钟为100MHz时,1024点18位复数FFT的计算时间为13滋s。 展开更多

关键词 FFT处理器 vlsi结构设计 高速并行 快速傅立叶变换 OFDM系统 并行存储器 模块化设计 时域抽取 硬件结构 蝶形运算 处理速度 控制单元 硬件验证 设计要求 系统时钟 计算时间 操作数

在线阅读 下载PDF 职称材料

VLSI集成电路参数成品率及优化研究进展 被引量：8

12

作者 郝跃 荆明娥 马佩军 《电子学报》 EI CAS CSCD 北大核心 2003年第z1期1971-1974,共4页

VLSI的参数成品率是与制造成本和电路特性紧密相关的一个重要因素 ,随着集成电路 (IC)进入超深亚微米发展阶段 ,芯片工作速度不断增加 ,集成度和复杂度提高 ,而工艺容差减小的速度跟不上这种变化 ,因此参数成品率的研究越来越重要 .本... VLSI的参数成品率是与制造成本和电路特性紧密相关的一个重要因素 ,随着集成电路 (IC)进入超深亚微米发展阶段 ,芯片工作速度不断增加 ,集成度和复杂度提高 ,而工艺容差减小的速度跟不上这种变化 ,因此参数成品率的研究越来越重要 .本文系统地讨论了参数成品率的模型和设计技术研究进展 ,分析不同技术的特点和局限性 .最后提出了超深亚微米 (VDSM) 展开更多

关键词 vlsi设计方法学 参数成品率 最优化设计

在线阅读 下载PDF 职称材料

空间模板卷积滤波的视频处理算法及其VLSI实现

13

作者 张光烈 郑南宁 +1 位作者 梁峰 吴勇 《微电子学与计算机》 CSCD 北大核心 2003年第2期27-30,共4页

文章讨论了空间模板卷积滤波算法在视频图像增强处理中的应用,给出了基于Laplacian算子模板卷积滤波算法的VLSI设计。并针对算法的硬件实现中所采用的嵌入式视频行存储器结构,讨论了面向FPGA和ASIC实现视频行存储器接口电路的设计。

关键词 空间模板卷积滤波 vlsi设计 嵌入式视频行存储器 数字电视 视频处理算法

在线阅读 下载PDF 职称材料

H.264/AVC运动补偿的高效插值结构设计 被引量：4

14

作者 戴郁 李东晓 +2 位作者 郑伟 骆凯 张明 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2009年第2期255-260,265,共7页

为了减少视频编解码标准H.264/AVC中运动补偿模块插值结构的硬件复杂度,提出了一种高效插值结构,包括"串行输入并行输出"亮度插值结构和只需要2个乘法器和1个加法器的色度插值结构.该插值结构采用串行输入的维纳滤波器来产生... 为了减少视频编解码标准H.264/AVC中运动补偿模块插值结构的硬件复杂度,提出了一种高效插值结构,包括"串行输入并行输出"亮度插值结构和只需要2个乘法器和1个加法器的色度插值结构.该插值结构采用串行输入的维纳滤波器来产生水平半像素点中间值;通过分析1/4像素插值的数据相关性来选取整像素点,优化1/4像素的滤波算法;通过分析插值窗口的重叠情况,采用垂直优先插值顺序;并且根据插值的分数像素点的不同读取不同大小的插值窗口.试验结果表明,与现有其他设计相比,该结构可以节省水平方向的6抽头FIR滤波器,减少了寄存器阵列的大小,并且节省了数据读取带宽.在H.264解码器上实现了该插值结构,仿真和综合后的结果表明,与其他设计相比,该结构的硬件复杂度更低. 展开更多

关键词 插值 运动补偿 H.264/AVC vlsi设计

在线阅读 下载PDF 职称材料

基于H.264帧间预测解码的研究及高效VLSI实现 被引量：1

15

作者 杨海池 宋锐 +1 位作者 吴成柯 冯晓茹 《电子技术应用》 北大核心 2007年第7期39-42,共4页

在深入研究H.264帧间预测技术的基础上,采用三级流水线实现帧间预测解码的VLSI设计,并详细介绍了基于宏块分割的变块自适应循环控制单元,针对存储器的读写问题提出了一种交织存取方式,针对分像素插值提出了一种基于H.264标准的插值运算... 在深入研究H.264帧间预测技术的基础上,采用三级流水线实现帧间预测解码的VLSI设计,并详细介绍了基于宏块分割的变块自适应循环控制单元,针对存储器的读写问题提出了一种交织存取方式,针对分像素插值提出了一种基于H.264标准的插值运算电路。通过仿真及在H.264解码器中的实际应用和测试,证明该设计工作稳定,能够满足H.264标准基本框架下4CIF格式图片30fps(帧/秒)实时解码的要求。 展开更多

关键词 帧间预测 vlsi设计 变块大小自适应 交织存取 插值运算

在线阅读 下载PDF 职称材料

无SRAM的H.264/AVC去块效应滤波器 被引量：1

16

作者 李健 乔飞 +1 位作者 罗嵘 杨华中 《电子与信息学报》 EI CSCD 北大核心 2008年第8期2012-2016,共5页

针对H.264/AVC中的去块效应滤波器,该文提出了一种新的滤波处理顺序,能够显著减小片上数据缓存容量,并以此为基础设计了一种去块效应滤波器的VLSI硬件新结构。该结构利用数据复用机制减少对片外存储的访问量、节省处理时间,同时不使用片... 针对H.264/AVC中的去块效应滤波器,该文提出了一种新的滤波处理顺序,能够显著减小片上数据缓存容量,并以此为基础设计了一种去块效应滤波器的VLSI硬件新结构。该结构利用数据复用机制减少对片外存储的访问量、节省处理时间,同时不使用片内SRAM,将对片内SRAM的访问降为0。仿真结果显示,该电路在工作频率为100MHz时对HDTV能较好地实现实时滤波;在0.18μm工艺下,综合后的等效逻辑门数只有16.8k。 展开更多

关键词 H.264/AVC 去块效应滤波器 数据复用 SRAM(静态随机存储器) vlsi设计

在线阅读 下载PDF 职称材料

采用交流能源的低功耗CPL电路

17

作者 胡建平 叶锡恩 汪鹏君 《固体电子学研究与进展》 CAS CSCD 北大核心 2005年第3期391-397,共7页

从改变CMOS电路中能量转换模式的观点出发,研究CPL电路在采用交流能源后的低功耗特性.在此基础上提出了一种仅由nMOS构成的低功耗绝热电路--nMOS Complementary Pass-transistor Adiabatic Logic(nCPAL).该电路利用nMOS管自举原理对负... 从改变CMOS电路中能量转换模式的观点出发,研究CPL电路在采用交流能源后的低功耗特性.在此基础上提出了一种仅由nMOS构成的低功耗绝热电路--nMOS Complementary Pass-transistor Adiabatic Logic(nCPAL).该电路利用nMOS管自举原理对负载进行全绝热驱动,从而减小了电路整体功耗和芯片面积.nCPAL能耗几乎与工作频率无关,对负载的敏感程度也较低.采用TSMC的0.25 μm CMOS工艺,设计了一个8-bit超前进位加法器和功率时钟产生器.版图后仿真表明,在50～200 MHz频率范围内,nCPAL全加器的功耗仅为PAL-2N电路和2N-2N2P电路的50%和35%.研究表明nCAPL适合于在VLSI设计中对功率要求较高的应用场合. 展开更多

关键词 低功耗设计 钟控CPL电路 绝热逻辑 超前进位加法器 交流能源 CMOS电路 低功耗 CPL vlsi设计 CMOS工艺

在线阅读 下载PDF 职称材料

基于快速模拟退火算法的可切割布图规划方法 被引量：2

18

作者 罗佐 杜世民 +1 位作者 戚利侠 夏银水 《微电子学与计算机》 CSCD 北大核心 2012年第9期109-112,共4页

为了提高基于经典模拟退火算法的可切割布图规划方法的效率和效果,提出了一种动态改变温度下降比例来实现快速模拟退火算法的可切割布图规划方法,并将提出的方法应用于MCNC基准电路进行测试.实验结果表明该算法可以提高搜索优化解的效... 为了提高基于经典模拟退火算法的可切割布图规划方法的效率和效果,提出了一种动态改变温度下降比例来实现快速模拟退火算法的可切割布图规划方法,并将提出的方法应用于MCNC基准电路进行测试.实验结果表明该算法可以提高搜索优化解的效率和效果. 展开更多

关键词 vlsi设计 可切割布图规划 快速模拟退火算法 波兰正则表达式

在线阅读 下载PDF 职称材料

高效低功耗低并行度LDPC编码方法 被引量：5

19

作者 燕威 薛长斌 《电子与信息学报》 EI CSCD 北大核心 2016年第9期2268-2273,共6页

低密度奇偶校验码(LDPC)是最接近香农极限的纠错码之一,具有优良的性能且被国际通信标准组织广泛采纳为信道编码。CCSDS推荐使用LDPC码作为近地空间和深空探测的信道编码方案。该文提出高效,低功耗,低并行度的LDPC编码方法。该方法通过... 低密度奇偶校验码(LDPC)是最接近香农极限的纠错码之一,具有优良的性能且被国际通信标准组织广泛采纳为信道编码。CCSDS推荐使用LDPC码作为近地空间和深空探测的信道编码方案。该文提出高效,低功耗,低并行度的LDPC编码方法。该方法通过采用插"0"和改变循环矩阵的结构实现了对CCSDS标准中推荐的校验矩阵子矩阵大小为奇数的LDPC码的低并行度编码。通过分析编码过程,提出了只对输入信息中的"1"有效信息位进行编码的方案,减少了编码中移位寄存器的移位次数,大幅度地降低了编码器功耗。文中采用FPGA实现了(8176,7154)78LDPC码的编码器,结果显示在硬件开销略有增加的情况下,编码功耗大幅度下降,编码速率接近低并行度编码方案。 展开更多

关键词 差错控制编码 低并行度 低功耗 QC—LDPC vlsi设计

在线阅读 下载PDF 职称材料

低功耗绝热SRAM

20

作者 董惠英 胡建平 蓝艇 《微电子学与计算机》 CSCD 北大核心 2005年第4期63-66,共4页

文章提出了一种新的绝热电路,并以该绝热电路为驱动,设计了一种低功耗绝热SRAM.由于所提出的绝热电路能以完全绝热的方式回收位线和字线上大开关电容的电荷,因此使该SRAM的功耗大大减小.我们采用0.25μm TSMC工艺,在时钟频率25～200MHz... 文章提出了一种新的绝热电路,并以该绝热电路为驱动,设计了一种低功耗绝热SRAM.由于所提出的绝热电路能以完全绝热的方式回收位线和字线上大开关电容的电荷,因此使该SRAM的功耗大大减小.我们采用0.25μm TSMC工艺,在时钟频率25～200MHz范围内对绝热SRAM进行了能耗和功能的HSPICE仿真,结果显示,与用传统的CMOS电路设计的SRAM相比,可节能80%左右. 展开更多

关键词 绝热电路 低功耗 SRAM vlsi设计

在线阅读 下载PDF 职称材料