期刊文献+
共找到9篇文章
< 1 >
每页显示 20 50 100
一种H.264帧内预测模式判决算法及VLSI实现体系 被引量:4
1
作者 黄凯 秦兴 +1 位作者 严晓浪 葛海通 《电子学报》 EI CAS CSCD 北大核心 2007年第2期207-211,共5页
17种预测模式和率失真优化模式判决极大的增加了H.264帧内编码器硬件设计的复杂度.目前的模式判决快速算法能大量减少模式判决的复杂度,但却不易于硬件实现.本文在Sobel边缘检测模式判决算法的基础上,提出了一种面向VLSI实现的模式判决... 17种预测模式和率失真优化模式判决极大的增加了H.264帧内编码器硬件设计的复杂度.目前的模式判决快速算法能大量减少模式判决的复杂度,但却不易于硬件实现.本文在Sobel边缘检测模式判决算法的基础上,提出了一种面向VLSI实现的模式判决优化算法.该算法通过修改16×16宏块部分像素的Sobel边缘检测算子来减少存储器读取次数,优化预测模式区域的范围来减少硬件设计复杂度,并采用变换后残差绝对值和(SATD)来简化编码代价判决运算.实验结果表明,采用该算法的帧内硬件编码器可以在确保编码质量的前提下,显著降低硬件实现复杂度和提高编码器效率. 展开更多
关键词 H.264 帧内编码 模式判决 vlsi实现
在线阅读 下载PDF
一种基于LMS算法的天线阵通道失配校正技术及VLSI实现 被引量:2
2
作者 杜勇 韩方景 +1 位作者 韩方剑 张长隆 《现代电子技术》 2005年第23期29-31,共3页
天线阵各通道之间的通道失配(幅相特性不一致)会严重影响阵列信号处理的性能[1,2],为此在进行阵列信号处理前必须对各通道的幅相特性进行均衡。本文针对天线阵通道之间与频率无关的恒定通道失配问题,提出了一种基于LMS算法的易于工程实... 天线阵各通道之间的通道失配(幅相特性不一致)会严重影响阵列信号处理的性能[1,2],为此在进行阵列信号处理前必须对各通道的幅相特性进行均衡。本文针对天线阵通道之间与频率无关的恒定通道失配问题,提出了一种基于LMS算法的易于工程实现的通道校正技术。计算机仿真结果表明,采用这种技术可以很好地校正与频率无关的通道失配。本文最后还给出了该算法在VLSI(超大规模集成电路)平台上的实现结构。 展开更多
关键词 通道失配 校正 LMS算法 vlsi实现
在线阅读 下载PDF
高频率、低成本的SHA-256算法VLSI实现
3
作者 应建华 罗柳平 《微电子学与计算机》 CSCD 北大核心 2011年第5期28-31,共4页
SHA-256安全散列算法广泛应用于数据完整性校验及数字签名等领域.为满足安全SoC系统对SHA-256高工作频率和低硬件成本的设计需求,提出了一种新颖的SHA-256 VLSI实现方法,通过分解算法实现步骤,进而缩短关键路径,节省硬件资源.采用SMIC 0... SHA-256安全散列算法广泛应用于数据完整性校验及数字签名等领域.为满足安全SoC系统对SHA-256高工作频率和低硬件成本的设计需求,提出了一种新颖的SHA-256 VLSI实现方法,通过分解算法实现步骤,进而缩短关键路径,节省硬件资源.采用SMIC 0.13μm CMOS工艺综合实现,结果表明其最高工作频率达334.5MHz,资源消耗减少了70%. 展开更多
关键词 SHA-256算法 vlsi实现 关键路径 面积优化
在线阅读 下载PDF
IEEE 802.16e小区搜索算法的VLSI实现
4
作者 曲文泽 刘海洋 +2 位作者 亓中瑞 邱昕 陈杰 《微电子学与计算机》 CSCD 北大核心 2010年第2期26-29,33,共5页
小区搜索是IEEE802.16e系统的关键技术之一.由此提出了一种低复杂度的快速联合小区搜索和整数倍频偏估计算法的VLSI结构.该结构采用差分估计方法,有效地解决了频率选择性衰落信道对检测性能的影响.详细描述了该结构的各组成单元和设计方... 小区搜索是IEEE802.16e系统的关键技术之一.由此提出了一种低复杂度的快速联合小区搜索和整数倍频偏估计算法的VLSI结构.该结构采用差分估计方法,有效地解决了频率选择性衰落信道对检测性能的影响.详细描述了该结构的各组成单元和设计方法,并在Altera公司的EP2S130器件上进行了仿真综合验证.验证结果表明,该模块最高工作频率为103.7MHz,能够正常应用于IEEE802.16e接收机或其他类似通信系统. 展开更多
关键词 IEEE 802.16e OFDMA 小区搜索 同步 整数倍频偏 vlsi实现
在线阅读 下载PDF
一种高速自适应Reed-Solomon译码结构及其VLSI优化实现 被引量:4
5
作者 邱昕 张浩 +2 位作者 亓中瑞 刘壹 陈杰 《电子与信息学报》 EI CSCD 北大核心 2009年第2期484-488,共5页
该文给出了一种自适应Reed-Solomon(RS)译码器结构。该结构可以自适应地处理长度变化的截短码编码数据块,适合于高速译码处理。该结构使译码处理不受数据块间隙长短的约束,既可以处理独立的编码数据块也可以处理连续发送的编码数据块。... 该文给出了一种自适应Reed-Solomon(RS)译码器结构。该结构可以自适应地处理长度变化的截短码编码数据块,适合于高速译码处理。该结构使译码处理不受数据块间隙长短的约束,既可以处理独立的编码数据块也可以处理连续发送的编码数据块。另外本译码器结构可以保证输出数据块间隔信息的完整性,满足无线通信和以太网中特殊业务的要求。本文还基于该结构对RS(255,239)译码器予以实现,该译码器经过Synopsys综合工具综合并用TSMC 0.18μm CMOS工艺实现,测试结果验证了该译码器的自适应功能和译码正确性,其端口处理速率可达1.6Gb/s。 展开更多
关键词 REED-SOLOMON 译码器 自适应译码 vlsi实现
在线阅读 下载PDF
抗差分功耗分析和差分故障分析的AES算法VLSI设计与实现 被引量:3
6
作者 韩军 曾晓洋 赵佳 《通信学报》 EI CSCD 北大核心 2010年第1期20-29,共10页
提出了一种抗差分功耗分析和差分故障分析的AES算法硬件设计与实现方案,该设计主要采用了数据屏蔽和二维奇偶校验方法相结合的防御措施。在保证硬件安全性的前提下,采用将128bit运算分成4次32bit运算、模块复用、优化运算次序等方法降... 提出了一种抗差分功耗分析和差分故障分析的AES算法硬件设计与实现方案,该设计主要采用了数据屏蔽和二维奇偶校验方法相结合的防御措施。在保证硬件安全性的前提下,采用将128bit运算分成4次32bit运算、模块复用、优化运算次序等方法降低了硬件实现成本,同时使用3级流水线结构提高了硬件实现的速度和吞吐率。基于以上技术设计的AESIP核不仅具有抗双重旁道攻击的能力,而且拥有合理的硬件成本和运算性能。 展开更多
关键词 信息安全 抗攻击算法 vlsi实现 旁道攻击 先进加密标准
在线阅读 下载PDF
椭圆曲线密码处理器的高效VLSI设计与实现 被引量:2
7
作者 韩永相 白国强 陈弘毅 《微电子学与计算机》 CSCD 北大核心 2007年第12期1-5,共5页
采用复合式硬件设计方法,通过数学公式推导和电路结构设计,完成了一款GF(2m)域椭圆曲线密码处理器的高效VLSI实现。以低成本为目标,对算术逻辑模块的乘法、约减、平方、求逆,以及控制电路模块都进行了优化设计。按照椭圆曲线密码的不同... 采用复合式硬件设计方法,通过数学公式推导和电路结构设计,完成了一款GF(2m)域椭圆曲线密码处理器的高效VLSI实现。以低成本为目标,对算术逻辑模块的乘法、约减、平方、求逆,以及控制电路模块都进行了优化设计。按照椭圆曲线密码的不同运算层次,设计了不同层次的控制电路。该处理器综合在中芯国际SMIC0.18μm标准工艺库上,比相关研究的芯片面积节省48%,同时保证了很快的速度。 展开更多
关键词 椭圆曲线密码(ECC) 有限域算术 多倍点运算 vlsi实现
在线阅读 下载PDF
大整数乘法器设计 被引量:4
8
作者 原巍 许琪 沈绪榜 《微电子学与计算机》 CSCD 北大核心 2003年第B12期1-3,7,共4页
本文提出了一种有符号大整数乘法的实现算法,该算法避免了部分积的符号扩展,使部分积之间的累加比较规则,易于VLSI实现。并且文中给出了该算法的一种逻辑实现结构,这种结构减少了乘法计算过程中进位传递加法的次数,加快了乘法计算... 本文提出了一种有符号大整数乘法的实现算法,该算法避免了部分积的符号扩展,使部分积之间的累加比较规则,易于VLSI实现。并且文中给出了该算法的一种逻辑实现结构,这种结构减少了乘法计算过程中进位传递加法的次数,加快了乘法计算的速度。 展开更多
关键词 大整数乘法器 算法 符号扩展 部分积 vlsi实现 逻辑实现结构
在线阅读 下载PDF
一种用于并行H·264编码器的语法元素级分组并行算术编码器体系结构的评估 被引量:2
9
作者 陈胜刚 陈书明 +1 位作者 谷会涛 刘尧 《电子学报》 EI CAS CSCD 北大核心 2012年第2期400-405,共6页
设计了一种语法元素指令流驱动的全流水CABAC(Contex-t basedAdaptive Binary Arithmetic Coding)熵编码VLSI结构,并对提出的语法元素级分组并行算术编码器的体系结构进行了设计和开销评估.该并行方法可以与现有符号级并行算法正交,可... 设计了一种语法元素指令流驱动的全流水CABAC(Contex-t basedAdaptive Binary Arithmetic Coding)熵编码VLSI结构,并对提出的语法元素级分组并行算术编码器的体系结构进行了设计和开销评估.该并行方法可以与现有符号级并行算法正交,可同时使用,适合大规模片上并行视频编码器;相比标准CABAC,增加约55%的晶体管即可实现2倍以上的符号处理加速比和>1Gbin/s的吞吐率. 展开更多
关键词 并行视频编码 算术编码 vlsi实现
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部