USB3.0设备控制器IP核OUT端点测试平台的研究与实现 被引量：10

1

作者 吴从中 彭乐 +1 位作者 王亚君 尹夕振 《电子测量与仪器学报》 CSCD 2012年第7期646-651,共6页

从一款自主研发的USB3.0设备控制器IP核出发,完成USB3.0设备控制器IP核OUT端点模块3种传输模式(批量传输、中断传输和等时传输)的功能验证。通过Verilog语言搭建一个完整的OUT端点测试平台,测试平台包括USB3.0设备控制器IP核、主机模块... 从一款自主研发的USB3.0设备控制器IP核出发,完成USB3.0设备控制器IP核OUT端点模块3种传输模式(批量传输、中断传输和等时传输)的功能验证。通过Verilog语言搭建一个完整的OUT端点测试平台,测试平台包括USB3.0设备控制器IP核、主机模块(包参数产生模块、包产生模块、链路命令产生模块、包检测模块及链路命令检测模块)和应用核模块。实验测试结果与USB3.0 OUT端点3种传输模式的协议规范完全符合。该平台能够对USB3.0设备控制器IP核OUT端点的3种传输方式进行全方位的功能验证。 展开更多

关键词 usb3.0设备控制器 IP核 OUT端点 测试平台 功能验证

在线阅读 下载PDF 职称材料

基于FT600的USB3.0接口设计 被引量：5

2

作者 陈涛 赵金宇 贾建禄 《液晶与显示》 CAS CSCD 北大核心 2018年第1期61-66,共6页

为了简化相机调试系统,降低调试成本,设计了基于FTDI公司的FT600芯片的USB3.0接口。首先,对Camera Link接口相机调试的复杂性和USB3.0接口调试的优势做了简要介绍,接着,对整个接口的硬件电路设计过程进行了说明,根据相应的数据手册,完... 为了简化相机调试系统,降低调试成本,设计了基于FTDI公司的FT600芯片的USB3.0接口。首先,对Camera Link接口相机调试的复杂性和USB3.0接口调试的优势做了简要介绍,接着,对整个接口的硬件电路设计过程进行了说明,根据相应的数据手册,完成了对FT600芯片外围电路及控制芯片,现场可编程门阵列(FPGA)外围电路的设计。最后,用Verilog硬件描述语言(Verilog HDL)对FPGA内部完成编程,并通过FTDI公司提供的上位机程序对所设计的接口进行了测试。测试结果表明,该USB3.0接口电路能够通过上位机软件对工作模式进行设置,并能以200 MB/s左右的速率对数据进行传输。能够满足相机调试时的需求,达到简化调试系统的目的。 展开更多

关键词 usb3.0 FPGA FT600

在线阅读 下载PDF 职称材料

光纤转USB3.0高速数据转换模块设计 被引量：11

3

作者 徐凌宇 胡俊 江晓山 《核电子学与探测技术》 CAS 北大核心 2016年第4期425-429,共5页

介绍了北京谱仪Ⅲ内室读出电子学系统中的光纤转USB3.0高速数据转换模块,包括FPGA固件、USB接口芯片固件以及上位机程序的设计。实验结果测试表明:数据转换板解决了计算机接收光纤数据问题,可实现300 MB/s的稳定数据传输与波形显示,提... 介绍了北京谱仪Ⅲ内室读出电子学系统中的光纤转USB3.0高速数据转换模块,包括FPGA固件、USB接口芯片固件以及上位机程序的设计。实验结果测试表明:数据转换板解决了计算机接收光纤数据问题,可实现300 MB/s的稳定数据传输与波形显示,提高了数据采集测试系统的数据传输能力及兼容性。 展开更多

关键词 usb3.0 FX3 现场可编程门阵列 CYUSB3014

在线阅读 下载PDF 职称材料

USB3.0头包信息中CRC-16的Verilog实现 被引量：3

4

作者 吴从中 尹夕振 彭乐 《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2012年第5期632-635,共4页

文章基于CRC检错原理,根据USB3.0协议规定的要求,通过Verilog实现了一种并行的CRC-16的计算方法,设计模块在Quartus中编译和仿真,给出了电路实现结构图、模块的接口信号、信号的物理意义以及部分程序和仿真波形图,并将实验结果与USB3.0... 文章基于CRC检错原理,根据USB3.0协议规定的要求,通过Verilog实现了一种并行的CRC-16的计算方法,设计模块在Quartus中编译和仿真,给出了电路实现结构图、模块的接口信号、信号的物理意义以及部分程序和仿真波形图,并将实验结果与USB3.0规范中给出的数据帧样本进行了比较。结果证明这种方法能完成USB3.0头包信息中CRC-16的计算,满足数据传输准确性和时序要求,并能用于USB3.0控制器包的产生模块和包的检测模块。 展开更多

关键词 usb3.0协议 头包 VERILOG语言 控制器

在线阅读 下载PDF 职称材料

低功耗可配置的USB3.0设备控制器IP核设计 被引量：2

5

作者 黄凯 林威 +3 位作者 蒋进松 胡腾 修思文 严晓浪 《计算机工程》 CAS CSCD 北大核心 2015年第12期1-8,共8页

为实现USB 3.0设备的单芯片应用,提出一种可配置的USB 3.0设备控制器架构和面向SoC集成的IP核设计方法。通过宏定义和寄存器IP配置,使得USB 3.0设备控制器支持系统总线、物理层接口、端点属性、缓冲以及低功耗策略可配,提高IP重用性。... 为实现USB 3.0设备的单芯片应用,提出一种可配置的USB 3.0设备控制器架构和面向SoC集成的IP核设计方法。通过宏定义和寄存器IP配置,使得USB 3.0设备控制器支持系统总线、物理层接口、端点属性、缓冲以及低功耗策略可配,提高IP重用性。采用门控时钟技术对非工作状态逻辑进行时钟屏蔽以降低动态功耗,利用门控电源技术断开USB控制器电源,从而最大限度地降低挂起模式下的静态功耗。实验结果表明,使用门控时钟、门控电源技术后,USB 3.0设备控制器在U0状态下的动态功耗减少50%、在休眠模式下的总功耗比U3状态减少95.5%。 展开更多

关键词 usb3.0协议 IP核 可配置 低功耗 门控时钟 门控电源

在线阅读 下载PDF 职称材料

PCB参数对USB3.0信号完整性的影响 被引量：3

6

作者 缑新科 王妮儿 任崇玉 《兰州理工大学学报》 CAS 北大核心 2017年第6期85-89,共5页

针对印制电路板(PCB)的通道信号完整性受线迹的长度、线迹阻抗、线迹间距以及数据速率等参数影响的问题,以串行总线USB3.0为例,结合某手机芯片分别对其两对差分信号(SSTX+/SSTX-;SSRX+/SSRX-)进行建模仿真,通过眼图测量分析得到影响信... 针对印制电路板(PCB)的通道信号完整性受线迹的长度、线迹阻抗、线迹间距以及数据速率等参数影响的问题,以串行总线USB3.0为例,结合某手机芯片分别对其两对差分信号(SSTX+/SSTX-;SSRX+/SSRX-)进行建模仿真,通过眼图测量分析得到影响信号质量的最佳参数组合,优化PCB的设计.通过多次仿真分析,较为直观准确地确定了特定接口的参数变化趋势,强调了不同PCB参数对关键接口信号的影响及其在高速电路设计中的重要性. 展开更多

关键词 usb3.0 信号完整性 PCB HSPICE 差分信号 WAVEVIEW

在线阅读 下载PDF 职称材料

基于USB3.0高速图像数据传输系统设计 被引量：11

7

作者 王国忠 刘磊 +2 位作者 储成群 任勇峰 焦新泉 《仪表技术与传感器》 CSCD 北大核心 2019年第3期106-109,113,共5页

为了解决图像采集系统中实时数据的高速缓存与传输问题,提出了一种基于高数据带宽、大容量的DDR2 SDRAM存储器和支持突发传输的USB3.0数据传输接口的设计方案。在硬件设计中,采用CYUSB3014作为USB3.0的控制芯片实现FPGA与上位机之间高... 为了解决图像采集系统中实时数据的高速缓存与传输问题,提出了一种基于高数据带宽、大容量的DDR2 SDRAM存储器和支持突发传输的USB3.0数据传输接口的设计方案。在硬件设计中,采用CYUSB3014作为USB3.0的控制芯片实现FPGA与上位机之间高速图像数据传输,以及采用DDR2 SDRAM作为缓存器;在逻辑设计中采用手动DMA模式对数据流进行控制,避免数据的堵塞,提高了可靠性。经验证,该系统工作稳定,能有效解决海量图像数据的缓存与传输问题。 展开更多

关键词 高速缓存 DDR2SDRAM usb3.0 手动DMA 可靠性

在线阅读 下载PDF 职称材料

基于USB3.0接口的高速数据传输系统设计 被引量：17

8

作者 宋中喆 裴东兴 杨少博 《现代电子技术》 北大核心 2017年第4期159-162,共4页

针对目前存储测试系统中存有的数据传输慢,经常出现错误的显著问题,设计基于USB 3.0接口的高速数据传输系统。该设计以FPGA作为主控芯片,采用负延迟与乒乓缓存的方式将A/D转换的数据高速缓存到DDR2 SDRAM中。设计了GPIFⅡ通用可编程接... 针对目前存储测试系统中存有的数据传输慢,经常出现错误的显著问题,设计基于USB 3.0接口的高速数据传输系统。该设计以FPGA作为主控芯片,采用负延迟与乒乓缓存的方式将A/D转换的数据高速缓存到DDR2 SDRAM中。设计了GPIFⅡ通用可编程接口和手动DMA通道,实现了USB 3.0同步从FIFO模式的高速数据传输。系统分析测试和实验结果表明,该系统实现了数据的高速可靠传输,能有效解决大容量数据采集后的数据高速传输问题。 展开更多

关键词 存储测试 usb3.0接口 高速数据传输 负延迟 乒乓缓存

在线阅读 下载PDF 职称材料

基于USB3.0的多通道叶尖间隙数据采集系统设计 被引量：12

9

作者 郑芳芳 牛广越 +2 位作者 易亮 薛志飞 段发阶 《传感技术学报》 CAS CSCD 北大核心 2023年第6期874-880,共7页

动叶片与发动机机匣之间的叶尖间隙参数是反映航空发动机工作性能和运行安全的关键状态参数之一。多级多叶片叶尖间隙同时进行测量时,叶尖间隙测量数据量巨大,多通道数据快速处理与传输至关重要。设计了基于USB3.0的4通道叶尖间隙数据... 动叶片与发动机机匣之间的叶尖间隙参数是反映航空发动机工作性能和运行安全的关键状态参数之一。多级多叶片叶尖间隙同时进行测量时,叶尖间隙测量数据量巨大,多通道数据快速处理与传输至关重要。设计了基于USB3.0的4通道叶尖间隙数据采集系统,提出了全采集和在板处理两种数据处理方法。利用FPGA高速并行处理多路ADC量化数据,通过USB3.0总线将预处理后数据传输至计算机,以进行数据后处理、显示与存储。通过实验验证了数据采集系统的有效性,USB3.0接口的数据传输带宽可达400 MB/s,系统理论上可扩展至32通道叶尖间隙信号输入。数据采集系统可同时满足叶尖间隙离线数据分析和实时在线监测的不同测量需求,设计方法在叶尖间隙测量工程应用方面具有重要意义。 展开更多

关键词 数据采集 叶尖间隙 usb3.0 多通道

在线阅读 下载PDF 职称材料

支持多安全运算模块的USB3.0控制器固件设计 被引量：5

10

作者 杨亚涛 曲鸣 +1 位作者 曹广灿 蔡居良 《电子科技大学学报》 EI CAS CSCD 北大核心 2019年第2期195-201,共7页

USB3.0接口以其高速稳定的数据传输能力,已经成为硬件设备的主流接口。该文针对安全运算模块设计中对多模块控制的需求问题,提出了一种可用于多安全运算模块的USB3.0控制器固件设计方法。该方法充分运用CYUSB3014芯片和FPGA芯片的硬件资... USB3.0接口以其高速稳定的数据传输能力,已经成为硬件设备的主流接口。该文针对安全运算模块设计中对多模块控制的需求问题,提出了一种可用于多安全运算模块的USB3.0控制器固件设计方法。该方法充分运用CYUSB3014芯片和FPGA芯片的硬件资源,设计了接口传输模式配置、DMA通道、GPIFII接口控制逻辑等主要模块的固件程序。经测试,该方案能够有效控制多安全运算模块对PC端数据进行加解密处理,且传输速度能达到330.3MB/s,相比现有设计提升37%,实现了数据的高速可靠传输,具有较好应用前景。 展开更多

关键词 CYUSB3014 FPGA 多模块 usb3.0

在线阅读 下载PDF 职称材料

基于FPGA的SpaceFibre-USB3.0接口卡设计 被引量：5

11

作者 董伟涛 伊小素 +3 位作者 曾华菘 熊瑞 王家兴 刘辉 《仪表技术与传感器》 CSCD 北大核心 2019年第8期27-31,共5页

为了实现通用计算机测试SpaceFibre总线设备,设计SpaceFibre-USB3.0接口卡为计算机提供采集SpaceFibre总线数据的能力。以FPGA为控制核心,设计了相应接口硬件电路和控制程序,实现了SpaceFibre与USB3.0接口之间的桥接通信,测试分析了传... 为了实现通用计算机测试SpaceFibre总线设备,设计SpaceFibre-USB3.0接口卡为计算机提供采集SpaceFibre总线数据的能力。以FPGA为控制核心,设计了相应接口硬件电路和控制程序,实现了SpaceFibre与USB3.0接口之间的桥接通信,测试分析了传输时延和采集速率,给出针对不同应用情况下数据包打包原则。根据打包原则,PC可以通过接口卡实时采集、显示SpaceFibre视频图像,无帧错乱、丢帧等情况。结果表明:接口卡采集速率满足要求,运行稳定,具有设计简单、即插即用、使用方便的特点。 展开更多

关键词 SpaceFibre总线 FPGA usb3.0 高速采集

在线阅读 下载PDF 职称材料

基于USB3.0与FPGA的多轴运动控制器开发 被引量：1

12

作者 顾定富 罗福源 《组合机床与自动化加工技术》 北大核心 2015年第7期64-68,共5页

USB3.0技术的出现使得USB串行接口不仅具有即插即用、支持热插拔等特点,而且提高了数据传输的速率,在此背景下,这里提出了基于USB3.0通信接口的运动控制器设计。文中对运动控制器的总体结构进行了设计并对主要芯片进行选型,利用USB3.0... USB3.0技术的出现使得USB串行接口不仅具有即插即用、支持热插拔等特点,而且提高了数据传输的速率,在此背景下,这里提出了基于USB3.0通信接口的运动控制器设计。文中对运动控制器的总体结构进行了设计并对主要芯片进行选型,利用USB3.0接口高达5Gbps以及全双工工作模式的特点,自定义了数据差错控制与数据双向传输的新通信协议。控制器采用FPGA作为主控芯片,采用SOPC的设计方法,运用Verilog HDL语言设计出运动控制器的精插补、编码器信号细分辨向等模块。最后的仿真验证了该运动控制器有效性与可行性,为USB3.0产品的开发提供了参考。 展开更多

关键词 usb3.0 精插补器 运动控制器 FPGA

在线阅读 下载PDF 职称材料

基于LVDS和USB3.0的高速数据传输接口的设计 被引量：16

13

作者 李锦明 郑志旺 《电子测量技术》 北大核心 2021年第7期1-6,共6页

为了解决高速数据采集过程中,数据通过LVDS接口向计算机高速传输数据的问题。采用了Xilinx公司Artix-7系列型号为XC7A35T的FPGA作为主控芯片,并基于USB3.0接口芯片设计了从LVDS到USB3.0的高速数据传输接口。使用了FPGA内置的LVDS收发器... 为了解决高速数据采集过程中,数据通过LVDS接口向计算机高速传输数据的问题。采用了Xilinx公司Artix-7系列型号为XC7A35T的FPGA作为主控芯片,并基于USB3.0接口芯片设计了从LVDS到USB3.0的高速数据传输接口。使用了FPGA内置的LVDS收发器接收LVDS数据,并通过DDR3缓存后写入到USB3.0控制传输芯片,完成LVDS接口到USB3.0接口的高速数据传输。经过数据传输测试,系统能够将LVDS接口收到的数据通过USB3.0传输到计算机的上位机,实际传输过程中速率保持在250 MB/s,具有硬件设计简单、传输速度快等特点。 展开更多

关键词 LVDS usb3.0 高速数据传输 FPGA

在线阅读 下载PDF 职称材料

PET系统中基于USB3.0的高速数据传输

14

作者 李国仁 曾兵 +5 位作者 杜垚垚 魏龙 孙芸华 王培林 李晓辉 魏书军 《核电子学与探测技术》 CAS CSCD 北大核心 2013年第1期99-102,106,共5页

针对PET系统数据量大,对数据处理速度要求高的特点,提出一种基于USB3.0接口的高速数据传输系统设计方案。该系统以FPGA为控制平台,USB3.0接口技术为核心,实现了2.2 Gbps的稳定传输速度,有效提升了PET系统的数据传输能力。

关键词 正电子发射断层成像 现场可编程门阵列 USB3 0

在线阅读 下载PDF 职称材料

基于USB3.0接口密码模块的单机可信平台设计

15

作者 丁睿 孔雷 赵慧 《计算机工程与设计》 北大核心 2015年第12期3230-3234,共5页

为在提高可信密码模块便携性的同时保证计算机平台的安全性,提出基于USB3.0接口的可信密码模块的单机可信平台设计方法。根据需求设计基于USB3.0接口的可信密码模块,在此基础上对信任链的传递过程进行分析与设计,研究该平台下的可信启... 为在提高可信密码模块便携性的同时保证计算机平台的安全性,提出基于USB3.0接口的可信密码模块的单机可信平台设计方法。根据需求设计基于USB3.0接口的可信密码模块,在此基础上对信任链的传递过程进行分析与设计,研究该平台下的可信启动过程以及驱动一体化设计方法。测试结果表明,该设计有效可行,可确保计算机平台的安全可信。 展开更多

关键词 超速通用串行总线 密码模块 安全 可信计算 可信平台

在线阅读 下载PDF 职称材料

VLAST反符合探测器的多线程数据采集设计与实现

16

作者 杨作桥 颜俊伟 +7 位作者 安一郎 佘乾顺 张永杰 方芳 魏子洋 余玉洪 孙志宇 孔洁 《电子科技大学学报》 北大核心 2025年第3期353-361,共9页

反符合探测器(ACD)是甚大面积伽马射线空间望远镜(VLAST)的一部分。为充分测试探测器的功能和性能,并兼容未来多版本探测器的升级与评估,需要设计具有一定灵活性的数据采集系统。该文针对ACD的需求设计并实现了基于USB 3.0规范的数据采... 反符合探测器(ACD)是甚大面积伽马射线空间望远镜(VLAST)的一部分。为充分测试探测器的功能和性能,并兼容未来多版本探测器的升级与评估,需要设计具有一定灵活性的数据采集系统。该文针对ACD的需求设计并实现了基于USB 3.0规范的数据采集系统,包括USB相关的硬件设计、FPGA逻辑设计和上位机软件设计。软件系统作为该设计的核心,使用Python 3.11实现,应用多线程技术灵活配置系统中接入的USB设备数量并进行设备控制和数据传输。该系统已应用在反符合探测器原理样机中,并在欧洲核子研究中心(CERN)进行了束流实验。实验结果表明,该数据采集系统在长时间实验下工作正常,运行稳定,符合探测器测试需求。 展开更多

关键词 VLAST 反符合探测器 数据采集系统 usb3.0 多线程 FPGA

在线阅读 下载PDF 职称材料

基于FT601Q的超高速多模式智能存储系统

17

作者 党瑞阳 张会新 +1 位作者 张华 闫文璇 《仪表技术与传感器》 CSCD 北大核心 2024年第6期61-65,共5页

针对目前大多数存储系统数据传输速率慢,传输模式单一,存储操作过于依赖上位机的问题,设计了一种基于FT601Q的超高速多模式智能存储系统。系统采用FPGA主控芯片,RS422接口接收PCM数据码流,光耦指令解析模块进行智能数据存储操作,并实现... 针对目前大多数存储系统数据传输速率慢,传输模式单一,存储操作过于依赖上位机的问题,设计了一种基于FT601Q的超高速多模式智能存储系统。系统采用FPGA主控芯片,RS422接口接收PCM数据码流,光耦指令解析模块进行智能数据存储操作,并实现断电续存功能,通过检测判读“FF”位置确定断电位置,保证意外断电时,原有数据不被覆盖,通过USB3.0接口或千兆以太网方式将数据高速传至上位机显示。测试结果表明:该系统传输速率能够达到370 Mbit/s,存储数据读取速度得到极大提高,且未发现数据丢失现象,满足存储系统传输速率快、可靠性高、智能存储设计需求。 展开更多

关键词 usb3.0 超高速 多模式 断电续存 光耦指令解析

在线阅读 下载PDF 职称材料

基于USB PD 3.0协议的新型双相标记解码电路设计与验证 被引量：2

18

作者 史轶男 赵宏亮 尹飞飞 《合肥工业大学学报（自然科学版）》 CAS 北大核心 2024年第3期354-359,共6页

文章提出一种基于USB PD 3.0协议的新型双相标记解码电路设计并给予验证。通过状态机控制计数器的起始与停止,实现单个数据周期突变25%以内的解码结果的预测和产生;通过有限长单位冲激响应滤波器计算得到解码阈值,支持对周期在增减7.13... 文章提出一种基于USB PD 3.0协议的新型双相标记解码电路设计并给予验证。通过状态机控制计数器的起始与停止,实现单个数据周期突变25%以内的解码结果的预测和产生;通过有限长单位冲激响应滤波器计算得到解码阈值,支持对周期在增减7.13%范围内变化的、连续13个数据的解码,增大解码范围;增加完善的错误检测机制,提高电路的安全性;增加门控,空闲时关闭解码电路,节约能耗。在Synopsys公司的DC开发平台下,对电路进行仿真验证,结果表明相较参考文献中的解码电路,该文的电路结构更简单,解码准确性更高,电路面积更小,功耗更低,解码的安全性更高。 展开更多

关键词 双相标记编解码 有限长单位冲激响应滤波器 USB PD 3.0协议 快充协议 低功耗

在线阅读 下载PDF 职称材料

基于USB 3.0的NAND FLASH数据存储设计 被引量：1

19

作者 白昊宇 余红英 牛焱坤 《现代电子技术》 北大核心 2024年第18期101-106,共6页

由于目前采用的串口和USB 2.0检测坏块、实现数据读取的方法存在数据读取慢以及数据稳定性低的问题,而在高速大容量存储装置设计中,存储器通常采用NAND FLASH,故提出一种基于USB 3.0总线的NAND FLASH数据存储设计。采用FPGA作为逻辑主... 由于目前采用的串口和USB 2.0检测坏块、实现数据读取的方法存在数据读取慢以及数据稳定性低的问题,而在高速大容量存储装置设计中,存储器通常采用NAND FLASH,故提出一种基于USB 3.0总线的NAND FLASH数据存储设计。采用FPGA作为逻辑主控单元,选用USB 3.0芯片CYUSB3014作为FPGA与上位机的通信桥梁,并在FPGA软件上设计ECC数据校验纠错以及NAND FLASH的坏块管理。用户可通过上位机实现数据读取、擦除以及分析。实验结果表明,所设计系统可通过USB 3.0接口将NAND FLASH中存储的数据传输到上位机,传输速度实际可达39 MB/s。 展开更多

关键词 数据存储 NAND FLASH FPGA USB 3.0 坏块管理 数据校验 高速数据处理 上位机

在线阅读 下载PDF 职称材料

基于FPGA监听的图像采集与预处理方法 被引量：5

20

作者 周佳立 陈以军 武敏 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2018年第2期398-405,共8页

针对民用相机原有USB2.0接口技术存在传输速度慢的问题,提出基于现场可编程门阵列(FPGA)监听与USB3.0传输的图像预处理方法.在不破坏相机结构的前提下,利用FPGA强大的并行计算能力,通过外挂监听的方式对图像数据进行实时采集与预处理操... 针对民用相机原有USB2.0接口技术存在传输速度慢的问题,提出基于现场可编程门阵列(FPGA)监听与USB3.0传输的图像预处理方法.在不破坏相机结构的前提下,利用FPGA强大的并行计算能力,通过外挂监听的方式对图像数据进行实时采集与预处理操作,预处理结果可以通过USB3.0接口与上位机进行快速传输通信,在大幅节约图像传输时间的同时,将部分预处理工作前置于硬件中完成,达到快速获取预处理归一化图像目的.详细介绍系统的设计思路和结构,分别在软件和硬件层面上进行测试和实验数据验证.结果表明,系统具有接口友好、性能稳定、集成度高、使用灵活和实用性强等特点. 展开更多

关键词 现场可编程门阵列(FPGA) usb3.0 图像处理 并行计算 视觉系统

在线阅读 下载PDF 职称材料