期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到10篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
TP RAM的低功耗优化设计及应用
1
作者 周清军 刘红侠 《计算机工程与应用》 CSCD 北大核心 2017年第16期237-240,257,共5页
针对SoC中TP RAM的面积及功耗较大问题,提出一种优化设计方法。通过将SoC中的TP RAM替换成SP RAM,在SP RAM外围增加读写接口转换逻辑,使替换后的RAM实现原TP RAM的功能,保持对外接口不变。为了进一步降低功耗,使用自适应门控时钟,对地... 针对SoC中TP RAM的面积及功耗较大问题,提出一种优化设计方法。通过将SoC中的TP RAM替换成SP RAM,在SP RAM外围增加读写接口转换逻辑,使替换后的RAM实现原TP RAM的功能,保持对外接口不变。为了进一步降低功耗,使用自适应门控时钟,对地址总线进行格雷编码。将文中方法应用于一款多核SoC芯片,该芯片经TSMC 28 nm HPC工艺成功流片,die size为10.5 mm×11.3 mm,功耗为17.07 W。测试结果表明,优化后的RAM面积减少了25.2%,功耗降低了43.07%。 展开更多
关键词 伪双口随机存储器(tpram) 单口随机存储器(SPram) 接口转换逻辑 自适应门控时钟 格雷码
在线阅读 下载PDF
双端口SRAM抗写干扰结构的优化设计 被引量：2
2
作者 李学瑞 秋小强 刘兴辉 《半导体技术》 CAS 北大核心 2023年第7期617-623,共7页
针对双端口静态随机存储器(SRAM)通常存在写干扰而导致数据写入困难的问题,基于经典位线电平复制技术提出了一种新型的位线电平复制结构。基于SMIC 28 nm CMOS工艺对位线电平复制结构进行设计,通过优化控制逻辑的组合电路,缩短位线电平... 针对双端口静态随机存储器(SRAM)通常存在写干扰而导致数据写入困难的问题,基于经典位线电平复制技术提出了一种新型的位线电平复制结构。基于SMIC 28 nm CMOS工艺对位线电平复制结构进行设计,通过优化控制逻辑的组合电路,缩短位线电平复制操作的开启时间,提高了数据写入SRAM的速度,使设计的SRAM可在更高频率下正常工作,同时降低了动态功耗。仿真结果显示,在0.9 V工作电压下,相对于经典位线电平复制结构,采用新结构设计的SRAM的写入时间缩短了约27.4%,动态功耗降低了约48.1%,抗干扰能力得到显著提升。 展开更多
关键词 双端口静态随机存储器(Sram) 位线电平复制 写干扰 控制逻辑 数据写入时间
在线阅读 下载PDF
基于SRAM和STT-RAM的混合指令Cache设计
3
作者 皇甫晓妍 樊晓桠 黄小平 《计算机工程与应用》 CSCD 北大核心 2015年第12期43-48,共6页
随着工艺尺寸减小,传统基于SRAM的片上Cache的漏电流功耗成指数增长,阻碍了片上Cache容量的增加。基于牺牲者Cache的原理,利用SRAM写速度快,STT-RAM的非易失性、高密度、极低漏电流功耗等特性设计了一种基于SRAM和STT-RAM的混合型指令Ca... 随着工艺尺寸减小,传统基于SRAM的片上Cache的漏电流功耗成指数增长,阻碍了片上Cache容量的增加。基于牺牲者Cache的原理,利用SRAM写速度快,STT-RAM的非易失性、高密度、极低漏电流功耗等特性设计了一种基于SRAM和STT-RAM的混合型指令Cache。通过实验证明,该混合型指令Cache与传统基于SRAM的指令Cache相比,在不增加指令Cache面积的情况下,增加了指令Cache容量,并显著提高了指令Cache的命中率。 展开更多
关键词 自旋转移力矩随机存储器(STT-ram) 指令CACHE 混合Cache
在线阅读 下载PDF
微机保护中通用处理器和DSP的通信 被引量：5
4
作者 乐秀璠 刘辉 +1 位作者 张桂枝 舒建 《河海大学学报（自然科学版）》 CAS CSCD 北大核心 2001年第5期64-69,共6页
介绍了 4种通用处理器 (MPU)与数字信号处理器 (DSP)的通信方式 ,包括利用处理器的I/O功能的通信方式、利用双体存储器 (DBM)的通信方式、利用直接存储器 (DMA)访问技术的通信方式和利用双端口寄存器 (DPRAM)的通信方式 .针对基于DSP的... 介绍了 4种通用处理器 (MPU)与数字信号处理器 (DSP)的通信方式 ,包括利用处理器的I/O功能的通信方式、利用双体存储器 (DBM)的通信方式、利用直接存储器 (DMA)访问技术的通信方式和利用双端口寄存器 (DPRAM)的通信方式 .针对基于DSP的双处理器保护系统 ,通过对这 4种通信方式的分析比较 。 展开更多
关键词 数字信号处理器 双体存储器 直接存储器 微机
在线阅读 下载PDF
一种内存网格的数据预取算法 被引量：2
5
作者 褚瑞 卢锡城 肖侬 《软件学报》 EI CSCD 北大核心 2006年第11期2234-2244,共11页
内存网格(RAM(random access memory)grid)是一种面向广域网上内存资源共享的新型网格系统.它的主要目标是在物理内存不足的情况下,提高内存密集型应用或IO密集型应用的系统性能.内存网格的应用效果取决于网络通信开销.在减少或隐藏网... 内存网格(RAM(random access memory)grid)是一种面向广域网上内存资源共享的新型网格系统.它的主要目标是在物理内存不足的情况下,提高内存密集型应用或IO密集型应用的系统性能.内存网格的应用效果取决于网络通信开销.在减少或隐藏网络通信开销的情况下,其性能可以进一步提高.通过对内存网格的分析,设计了一种基于“推”数据的内存网格预取机制.借助数据挖掘领域中序列模式挖掘的方法,提出了相应的预取算法.通过基于真实运行状态的模拟,对预取算法进行了评估和验证. 展开更多
关键词 内存网格 预取算法 序列模式挖掘 IO密集型 磁盘缓存
在线阅读 下载PDF
分布式资源描述框架数据管理系统查询性能评价 被引量：2
6
作者 冯钧 王秉发 陆佳民 《计算机应用》 CSCD 北大核心 2022年第2期440-448,共9页
随着知识图谱技术的不断发展,知识图谱驱动的知识信息管理广泛应用于各个领域,因此面向知识图谱的分布式SPARQL(Simple Protocol and Resource description framework Query Language)的查询效率显得尤为重要。首先针对现有的基于Spark... 随着知识图谱技术的不断发展,知识图谱驱动的知识信息管理广泛应用于各个领域,因此面向知识图谱的分布式SPARQL(Simple Protocol and Resource description framework Query Language)的查询效率显得尤为重要。首先针对现有的基于Spark和基于主存(RAM)的分布式资源描述框架(RDF)系统进行详细调研;其次,从上述系统中选出8个具有代表性的系统进行查询性能评估,比较基于Spark和基于RAM的系统在不同查询类型、查询直径、数据集上的查询性能差异;然后,全面分析实验结果,对基于Spark和基于RAM的系统的查询性能进行评价;最后,针对现有系统在分布式SPARQL查询中存在的查询伸缩性差、查询连接复杂度高、查询编译时间长等问题,展望面向垂直应用领域的分布式SPARQL查询优化的未来研究方向。 展开更多
关键词 分布式资源描述框架 主存 SPARK 分布式SPARQL查询 选择性 查询效率 查询准确性
在线阅读 下载PDF
Windows2000下PLX9050PCI接口设备驱动程序开发 被引量：1
7
作者 别其璋 《电子科技大学学报》 EI CAS CSCD 北大核心 2005年第1期117-120,共4页
在Windows主机系统中使用PLX 9050芯片实现了PC主机与Motorola PowerPC 860微处理系统之间的外设部件互联(PCI)接口连接,提供了解决微处理器系统与计算机系统之间通过PCI接口互联的一种方法。介绍了在Windows 2000系统下开发PCI设备驱... 在Windows主机系统中使用PLX 9050芯片实现了PC主机与Motorola PowerPC 860微处理系统之间的外设部件互联(PCI)接口连接,提供了解决微处理器系统与计算机系统之间通过PCI接口互联的一种方法。介绍了在Windows 2000系统下开发PCI设备驱动程序的基本方法和步骤。这种方法还可推广用于Windows 2000下开发压缩的PCI(CompactPCI)接口设备的驱动程序,从而为使用PC机开发工业控制类应用提供一种便捷的编程方法。 展开更多
关键词 PCI接口 WINDOWS2000 设备驱动程序 PC机 PCI设备 互联 外设 芯片 压缩 接口设备
在线阅读 下载PDF
全相联Cache的体系结构级功耗估算与分析
8
作者 王永文 张民选 《计算机工程与应用》 CSCD 北大核心 2003年第26期21-23,27,共4页
Cache是现代微处理器中消耗能量最多的部件之一。论文研究了全相联cache的组织结构,给出了一种全相联cache的体系结构级功耗估算模型,验证了该模型的有效性,并定量地分析了全相联cache组织结构的功耗特性。
关键词 全相联cache 相联存储器阵列 随机存储器阵列 功耗模型
在线阅读 下载PDF
基于FPGA的飞控计算机多路串行通信设计 被引量：6
9
作者 喻少林 韩波 李平 《计算机工程》 CAS CSCD 北大核心 2011年第20期242-245,共4页
飞控计算机与外设进行多路串行通信时必须进行串口扩展,但传统的通用异步接发器(UART)扩展接口芯片引脚多、体积大,与其他器件的接口复杂。为此,采用一块现场可编程门阵列芯片,利用verilog HDL编程,设计通用异步收发器单元、数据接收控... 飞控计算机与外设进行多路串行通信时必须进行串口扩展,但传统的通用异步接发器(UART)扩展接口芯片引脚多、体积大,与其他器件的接口复杂。为此,采用一块现场可编程门阵列芯片,利用verilog HDL编程,设计通用异步收发器单元、数据接收控制器、数据发送控制器、双口随机存取存储器等模块,实现飞控计算机的10路串行通信,减少电路面积和功耗。在ISE9.1i上的仿真结果表明,该设计可实现数据的正确传输。 展开更多
关键词 现场可编程门阵列 通用异步收发器 数据接收控制器 数据发送控制器 双口随机存取存储器
在线阅读 下载PDF
多体交叉方式实现大容量FIFO缓存 被引量：1
10
作者 张大军 邓景丹 叶中付 《数据采集与处理》 CSCD 北大核心 2008年第B09期190-195,共6页
先进先出缓存是数据采集与处理设备中不可或缺的器件。尤其当使用响应慢或传输速率起伏大的数据存贮设备进行实时数据采集时,就更需要容量大、带宽高的高性能先进先出缓存。当该需求远超过集成FIFO产品的支持时,用动态存贮器实现先进先... 先进先出缓存是数据采集与处理设备中不可或缺的器件。尤其当使用响应慢或传输速率起伏大的数据存贮设备进行实时数据采集时,就更需要容量大、带宽高的高性能先进先出缓存。当该需求远超过集成FIFO产品的支持时,用动态存贮器实现先进先出缓存就成为惟一选择。本文根据动态存贮器在数据采集与处理设备中实现高速大容量先进先出缓存的应用需求,研究一种基于动态存贮器多体交叉结构实现高性能透明双端口缓存的方法,包括存贮组织、控制以及对容量、数据带宽的性能分析。在此基础上研制出样机,测试表明该方法的有效性及可行性。 展开更多
关键词 多体交叉 FPGA 先进行出 透明双端口 SDR-SDram
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
关于我们 | 版权声明 | 联系我们 | 帮助中心| 意见反馈
主办单位：上海市教育委员会
技术支持：重庆维普资讯有限公司
渝公网安备 50019002500403号
使用帮助 返回顶部