-
题名高效LDPC译码器的优化与FPGA实现
被引量：1
- 1
-
-
作者
薛文
余海
王建新
束锋
-
机构
南京理工大学电子工程与光电技术学院
-
出处
《数据采集与处理》
CSCD
北大核心
2018年第6期1101-1111,共11页
-
基金
国家自然科学基金(61472190)资助项目
-
文摘
针对高效LDPC译码器设计过程中的参数选择问题,提出了针对Turbo译码消息传播(Turbo decoding message passing,TDMP)译码算法的离散密度进化算法。利用这种离散密度进化算法对译码算法中的校正因子及量化精度进行了优化。与传统的通过数值仿真进行优化的方法相比,本文算法效率大大提高,且效果显著。测试结果表明,优化的定点化译码器与纯浮点仿真相比性能只相差0.1dB左右。在译码器实现结构设计中提出了一种基于分布式RAM的P消息循环存储结构,与传统的基于寄存器和Benes网络的存储器结构相比,资源消耗明显下降。在Xilinx公司的FPGA平台上进行了硬件实现与测试,结果表明与同类译码器相比在资源消耗和吞吐率上均有一定优势,是一种高效的LDPC硬件译码器。
-
关键词
准循环LDPC码
turbo译码消息传播
离散密度进化
分层消息处理单元
P消息循环存储器
-
Keywords
quasi-cyclic LDPC code
turbo decoding message passing(tdmp)
discrete density evolution
layer message processing unit(LMU)
P-message cyclic memory
-
分类号
TN911.22
[电子电信—通信与信息系统]
-
-
题名采用动态量化的低存储空间LDPC译码研究
被引量：5
- 2
-
-
作者
梁伟
刘亮
沈旭
叶凡
任俊彦
-
机构
复旦大学专用集成电路与系统国家重点实验室
-
出处
《计算机工程与应用》
CSCD
北大核心
2011年第10期106-109,117,共5页
-
基金
国家科技重大专项No.2009ZX03006-007-01
No.2009ZX03006-009~~
-
文摘
为存储、处理大量信息而导致译码器硬件复杂度较高是影响LDPC码广泛应用的主要原因。降低译码信息的量化位宽能有效降低译码器硬件复杂度。由于译码信息的绝对值在译码过程中不断增长,短量化位宽带来的有限量化范围会导致严重的饱和量化误差,影响译码性能。在量化位宽不变的情况下,通过逐渐降低信息量化的精度来实现信息量化范围的扩展。这种动态的量化方式能满足译码信息的绝对值不断增长的要求。为进一步适应不同噪声环境并减少量化精度降低带来的负面影响,这种动态量化方式以自适应的方式实现。仿真结果表明,自适应动态量化方式能以很小的译码性能损失,大幅减少译码器所需存储空间,简化硬件复杂度。
-
关键词
低密度奇偶校验码
层调度
量化
最小和算法
-
Keywords
Low Density Parity Check Codes（LDPC）
turbo-Decode message passing（tdmp）
quantization
min-sum
-
分类号
TN919.3
[电子电信—通信与信息系统]
-
