随着集成电路规模和设计复杂度的快速增长,芯片验证的难度也不断加大,芯片验证的工作量达到了整个芯片研发的70%,已然成为缩短芯片上市时间的瓶颈。VMM是synopsys公司推出的基于syste mverilog的一套验证方法学,已经成为SOC验证的主流...随着集成电路规模和设计复杂度的快速增长,芯片验证的难度也不断加大,芯片验证的工作量达到了整个芯片研发的70%,已然成为缩短芯片上市时间的瓶颈。VMM是synopsys公司推出的基于syste mverilog的一套验证方法学,已经成为SOC验证的主流方法学。SOC系统采用ARM9处理器和DSP处理器,基于AMBA总线架构。SOC验证包括集成验证和系统验证,相对于系统验证,集成验证具有运行速度快的特点,在芯片验证中及其重要。结合项目来介绍SOC集成验证,运用业界主流的VMM验证方法学并结合Design Ware VIP来搭建集成验证环境,通过VMM类的介绍来说明验证的过程,并提出验证环境归一化的思想。展开更多
RPR定义了在环形拓扑结构上优化数据包传输的一种新的媒体接入控制层协议,基本数据单元是RPR数据帧。给出了一种新的RPR MAC数据通路的设计方案,主要包括数据接入模块、数据接收过滤模块以及数据发送模块的设计。采用SystemVerilog对系...RPR定义了在环形拓扑结构上优化数据包传输的一种新的媒体接入控制层协议,基本数据单元是RPR数据帧。给出了一种新的RPR MAC数据通路的设计方案,主要包括数据接入模块、数据接收过滤模块以及数据发送模块的设计。采用SystemVerilog对系统设计进行建模及验证,得到综合网表,最后在Xilinx的FPGA开发板Spartan 3E XC3S500E上进行了验证。展开更多
本文以Bluespec System Verilog高层硬件描述语言为工具,对MD5核心算法进行了设计空间探索,实现了全展开组合逻辑、全展开流水线、循环迭代、流水化的循环迭代四种结构,测试和分析了各种结构的性能和面积指标,完整掌握了MD5IP核的设计...本文以Bluespec System Verilog高层硬件描述语言为工具,对MD5核心算法进行了设计空间探索,实现了全展开组合逻辑、全展开流水线、循环迭代、流水化的循环迭代四种结构,测试和分析了各种结构的性能和面积指标,完整掌握了MD5IP核的设计空间的各项参数。展开更多
文摘随着集成电路规模和设计复杂度的快速增长,芯片验证的难度也不断加大,芯片验证的工作量达到了整个芯片研发的70%,已然成为缩短芯片上市时间的瓶颈。VMM是synopsys公司推出的基于syste mverilog的一套验证方法学,已经成为SOC验证的主流方法学。SOC系统采用ARM9处理器和DSP处理器,基于AMBA总线架构。SOC验证包括集成验证和系统验证,相对于系统验证,集成验证具有运行速度快的特点,在芯片验证中及其重要。结合项目来介绍SOC集成验证,运用业界主流的VMM验证方法学并结合Design Ware VIP来搭建集成验证环境,通过VMM类的介绍来说明验证的过程,并提出验证环境归一化的思想。
文摘RPR定义了在环形拓扑结构上优化数据包传输的一种新的媒体接入控制层协议,基本数据单元是RPR数据帧。给出了一种新的RPR MAC数据通路的设计方案,主要包括数据接入模块、数据接收过滤模块以及数据发送模块的设计。采用SystemVerilog对系统设计进行建模及验证,得到综合网表,最后在Xilinx的FPGA开发板Spartan 3E XC3S500E上进行了验证。
