面向低磨损存内计算的多状态逻辑门综合

1

作者 赵安宁 许诺 +4 位作者 刘康 罗莉 潘炳征 薄子怡 谭承浩 《计算机研究与发展》 北大核心 2025年第3期620-632,共13页

通过融合布尔逻辑和非易失存储的功能,忆阻状态逻辑电路可以消除计算过程中的数据移动,实现在存储器中计算,打破传统冯·诺依曼计算系统的“存储墙”和“能耗墙”.近年来,通过构建条件转变到数学逻辑关系之间的映射,已经有一系列存... 通过融合布尔逻辑和非易失存储的功能,忆阻状态逻辑电路可以消除计算过程中的数据移动,实现在存储器中计算,打破传统冯·诺依曼计算系统的“存储墙”和“能耗墙”.近年来,通过构建条件转变到数学逻辑关系之间的映射,已经有一系列存内状态逻辑门被提出,功能覆盖IMP,NAND,NOR,NIMP等多个逻辑运算.然而,复杂计算过程到存内状态逻辑实现的自动化综合映射方法仍处于萌芽阶段,特别是缺少针对器件磨损的探讨,限制了设备维修不便的边缘计算场景应用.为降低复杂存内状态逻辑计算过程的磨损(翻转率),实现了一种面向低磨损存内计算的多状态逻辑门综合映射过程.与领域内熟知的SIMPLER MAGIC状态逻辑综合流程相比,该综合映射流程在复杂计算过程的翻转率上实现了对EPFL,LGSynth91的典型基准测试电路分别平均35.55%,47.26%以上的改进;与最新提出的LOSSS状态逻辑综合流程相比,在复杂计算过程的翻转率上实现了对EPFL,LGSynth91的典型基准测试电路分别平均8.48%,6.72%以上的改进. 展开更多

关键词 忆阻器 状态逻辑 翻转率 逻辑综合与映射 低磨损

在线阅读 下载PDF 职称材料

基于分层超立方体的精确ESOP最小化 被引量：4

2

作者 张巧文 汪鹏君 胡江 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2016年第1期172-179,共8页

针对大变量逻辑函数的ESOP最小化求解问题,提出一种面向任意完全规定逻辑函数的精确ESOP最小化方法.该方法引入逻辑函数的n维分层超立方体表示模型,采用立方体几何图形映射Exorlink操作,实现一种立方体EXOR转换图的精确最小化转换;使用... 针对大变量逻辑函数的ESOP最小化求解问题,提出一种面向任意完全规定逻辑函数的精确ESOP最小化方法.该方法引入逻辑函数的n维分层超立方体表示模型,采用立方体几何图形映射Exorlink操作,实现一种立方体EXOR转换图的精确最小化转换;使用立方体集合划分与变量置换完成逻辑函数的分层超立方体结构映射以减少函数覆盖;在此基础上,给出基于分层超立方体的ESOP精确最小化算法.在MCNC基准电路上的实验结果表明,与其他ESOP最小化方法相比,文中方法可在多项式计算时间内实现大变量逻辑函数的ESOP最小化. 展开更多

关键词 逻辑综合 Reed-Muller展开 分层超立方体 ESOP最小化

在线阅读 下载PDF 职称材料

面向多优化目标的有限状态机状态分配 被引量：1

3

作者 杨萌 A.E.A.Almaini 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2013年第2期258-263,共6页

针对有限状态机状态分配问题,提出一种不仅考虑面积,同时也考虑功耗的算法.借鉴接力跑算法的基本思想提出了全新的粗略搜索方法、聚焦搜索方法、指引操作和传递操作.为了克服局部最优和快速收敛的问题,算法中分成粗略搜索和聚焦搜索,粗... 针对有限状态机状态分配问题,提出一种不仅考虑面积,同时也考虑功耗的算法.借鉴接力跑算法的基本思想提出了全新的粗略搜索方法、聚焦搜索方法、指引操作和传递操作.为了克服局部最优和快速收敛的问题,算法中分成粗略搜索和聚焦搜索,粗略搜索采用旋转和非邻交换方法大幅度修改解,而聚焦搜索采用相邻交换方法小幅度修改解;指引操作利用概率计算来引导优化取得更佳解,传递操作则通过组合最优解和当前解产生新的解以克服局部最优解问题.实验结果表明,文中算法在面积、功耗和CPU时间三方面性能指标都获得了理想的结果. 展开更多

关键词 逻辑综合 状态分配 有限状态机

在线阅读 下载PDF 职称材料

适于大数目输入变量的逻辑综合启发式算法

4

作者 管致锦 张义清 《计算机应用与软件》 CSCD 北大核心 2004年第11期8-9,20,共3页

本文给出了适用于大数目输入变量的逻辑综合启发式算法。该方法采用自顶向下的逼近 ,通过包含的文字产生蕴涵项 ,包含文字的选择是基于启发式方法 ,根据文字发生的频率进行的。这个算法已经通过标准benchmarks例题和随机产生的大数目输... 本文给出了适用于大数目输入变量的逻辑综合启发式算法。该方法采用自顶向下的逼近 ,通过包含的文字产生蕴涵项 ,包含文字的选择是基于启发式方法 ,根据文字发生的频率进行的。这个算法已经通过标准benchmarks例题和随机产生的大数目输入变量问题的测试。实验证明该方法是有效的 ,特别对大数目输入变量的函数 ,具有较好的综合效果。 展开更多

关键词 输入变量 逻辑综合 启发式算法 文字 自顶向下 逼近 测试 实验证明 数目 随机

在线阅读 下载PDF 职称材料

FSM状态间逻辑条件检验的算法研究

5

作者 董云耀 何一兵 《计算机辅助设计与图形学学报》 EI CSCD 1993年第3期172-178,共7页

有限状态机(FSM)是VLSI控制结构的一种映射,它的自动综合成为设计自动化的一个十分重要的环节和途径。本文讨论在FSM自动综合中输入阶段的状态间逻辑条件检验的问题,研究分析状态间逻辑条件检验的相互关系及影响,并提出了FSM状态间逻辑... 有限状态机(FSM)是VLSI控制结构的一种映射,它的自动综合成为设计自动化的一个十分重要的环节和途径。本文讨论在FSM自动综合中输入阶段的状态间逻辑条件检验的问题,研究分析状态间逻辑条件检验的相互关系及影响,并提出了FSM状态间逻辑条件检验的优化算法,从而使时间复杂度降低,实现更加简便。最后,本文给出了优化算法的流程和一些实验结果,结果令人满意。 展开更多

关键词 有限状态机 算法 设计 集成电路

在线阅读 下载PDF 职称材料

诺齐克最弱意义国家理论及其逻辑悖论——兼论对中国建设服务型政府的启示

6

作者 刘耀东 《重庆大学学报（社会科学版）》 CSSCI 北大核心 2012年第6期129-133,共5页

诺齐克最弱意义国家理论是对二战以后盛行的新自由主义的有力回应。国家基于自然状态产生之正义性;以自由主义为依归的权利至上观;基于资格理论的分配正义观;善与价值的结合体——新乌托邦是最弱意义国家理论的主要内容。诺齐克最弱意... 诺齐克最弱意义国家理论是对二战以后盛行的新自由主义的有力回应。国家基于自然状态产生之正义性;以自由主义为依归的权利至上观;基于资格理论的分配正义观;善与价值的结合体——新乌托邦是最弱意义国家理论的主要内容。诺齐克最弱意义国家理论并非是一体化和同质化的理论体系,它在逻辑上是一个矛盾统一体:它既有功利主义倾向,又有反功利主义观点;既包含有极端自由主义取向,又有平等主义观点;既有现实主义色彩,又有乌托邦主义气质。理解和把握最弱意义国家理论对中国建设服务型政府具有重要的参考价值。 展开更多

关键词 诺齐克 最弱意义国家 逻辑悖论 服务型政府

在线阅读 下载PDF 职称材料

一种可逆有限状态机的电路设计 被引量：6

7

作者 吴钰 张莹 +2 位作者 王伦耀 储著飞 夏银水 《电子学报》 EI CAS CSCD 北大核心 2020年第11期2226-2232,共7页

不同以往通过重构电路行为实现可逆有限状态机方法,本文提出了一种可逆有限状态机的电路结构.该电路主要包括次态与输出计算电路以及状态预置与采样锁存电路两部分,且提出的可逆有限状态机电路中不存在独立的可逆触发器,但可以实现可逆J... 不同以往通过重构电路行为实现可逆有限状态机方法,本文提出了一种可逆有限状态机的电路结构.该电路主要包括次态与输出计算电路以及状态预置与采样锁存电路两部分,且提出的可逆有限状态机电路中不存在独立的可逆触发器,但可以实现可逆JK,D,T等触发器功能.同时,文中也提出了基于该可逆有限状态机电路的可逆时序电路综合方法,并用实例进行了验证.相比于基于行为重构的可逆有限状态机的综合方法,本文提出的综合方法可以避免原始状态机的逆状态机的求解和增加额外的信号位,从而使得综合过程变得更加简单. 展开更多

关键词 可逆逻辑 有限状态机 时序电路 逻辑综合

在线阅读 下载PDF 职称材料

高级综合中控制信息的提取与综合 被引量：1

8

作者 叶梅龙 张东晓 +1 位作者 恒东辉 金毅 《软件学报》 EI CSCD 北大核心 1997年第11期857-863,共7页

本文扼要地论述了高级综合的过程和其中控制信息的提取与变换，实现了控制流综合与数据流综合结果的衔接，并对FPGAXilinx设计库单元映射成工艺相关的ASIC，直至生成FPGA器件．

关键词 高级综合 信息提取 信息综合 逻辑器件

在线阅读 下载PDF 职称材料

可综合的基于Verilog语言的有限状态机的设计 被引量：2

9

作者 刘德贵 李便莉 《现代电子技术》 2005年第10期116-118,共3页

Verilog HDL是一种硬件描述语言,他不仅可以在门级和寄存器传输级描述硬件,也可以在算法级对硬件加以描述,因此将采用Verilog HDL语言描述的设计转变成逻辑门构成的电路绝非简单的处理过程。状态机是数字系统的控制单元,包括时序逻辑和... Verilog HDL是一种硬件描述语言,他不仅可以在门级和寄存器传输级描述硬件,也可以在算法级对硬件加以描述,因此将采用Verilog HDL语言描述的设计转变成逻辑门构成的电路绝非简单的处理过程。状态机是数字系统的控制单元,包括时序逻辑和组合逻辑,语言描述较为抽象,如果句柄编写不规范,综合工具就很难把抽象思维变为门级电路。由于Verilog HDL 语言本身的特点,许多面向仿真的语句虽然符合语法规则却不能综合,这在设计中必须避免。本文介绍了Verilog HDL语言的综合实质,研究了编写可综合的状态机的方法、步骤以及综合原则,具有一定的参考价值。 展开更多

关键词 VERILOGHDL语言 FSM状态机 综合 逻辑

在线阅读 下载PDF 职称材料

一个新的经济型状态化简软件

10

作者 陈昕 喻明艳 叶以正 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 1996年第2期80-83,共4页

介绍以隐含最大相容类集为基础的经济型状态化简新算法。该算法是从最大隐含相容类集得出最小闭覆盖的初始候选集，通过对初始候选集的不断调整，得到化简结果。通过与一个具有代表性的经济型算法软件的比较发现，用该算法实现的软件，... 介绍以隐含最大相容类集为基础的经济型状态化简新算法。该算法是从最大隐含相容类集得出最小闭覆盖的初始候选集，通过对初始候选集的不断调整，得到化简结果。通过与一个具有代表性的经济型算法软件的比较发现，用该算法实现的软件，除少数情况外，可对大量状态机进行更有效的状态化简。 展开更多

关键词 时序机 状态化简 逻辑综合 软件 AAMIC算法

在线阅读 下载PDF 职称材料

有限状态机的双逻辑面积优化

11

作者 林伟建 王伦耀 夏银水 《计算机工程》 CAS CSCD 北大核心 2016年第5期282-287,共6页

针对采用单一的传统布尔逻辑在有限状态机面积优化中的不足,提出一种基于传统布尔逻辑和ReedMuller(RM)逻辑的双逻辑有限状态机(FSM)面积优化算法。利用不相交乘积项之间的位操作,将函数的逻辑覆盖拆分成分别适合传统布尔逻辑和RM逻辑... 针对采用单一的传统布尔逻辑在有限状态机面积优化中的不足,提出一种基于传统布尔逻辑和ReedMuller(RM)逻辑的双逻辑有限状态机(FSM)面积优化算法。利用不相交乘积项之间的位操作,将函数的逻辑覆盖拆分成分别适合传统布尔逻辑和RM逻辑综合的两部分。采用布尔逻辑乘积项和RM逻辑覆盖对应的字母数作为电路面积的成本函数,指导遗传算法搜索出适合双逻辑综合的状态分配,实现FSM组合电路面积优化。通过MCNC标准电路对算法进行测试。实验结果表明,相比单一的布尔逻辑,采用双逻辑综合后,可使近80%的FSM测试电路面积得到进一步优化。 展开更多

关键词 Reed—Muller逻辑 有限状态机 遗传算法 逻辑综合 双逻辑 位操作

在线阅读 下载PDF 职称材料

面向三维忆阻阵列的状态逻辑计算

12

作者 胡钇宏 马德胜 +3 位作者 许诺 王文清 黄成龙 方粮 《计算机工程与科学》 CSCD 北大核心 2023年第3期381-389,共9页

基于忆阻存储阵列的状态逻辑电路是打破“冯·诺依曼瓶颈”,实现存内计算的有效途径。然而,目前针对存内状态逻辑电路的研究多以二维忆阻存储阵列为基础平台,缺少对更复杂的三维忆阻存储阵列中状态逻辑实现的讨论。相比于平面二维阵... 基于忆阻存储阵列的状态逻辑电路是打破“冯·诺依曼瓶颈”,实现存内计算的有效途径。然而,目前针对存内状态逻辑电路的研究多以二维忆阻存储阵列为基础平台,缺少对更复杂的三维忆阻存储阵列中状态逻辑实现的讨论。相比于平面二维阵列,三维忆阻存储阵列拥有更大的存储密度和更丰富的器件连接关系,能对状态逻辑门的构建提供更灵活的配型方法。因此,有必要对状态逻辑门在三维存储阵列中的配型和级联过程进行专门讨论。立足平面堆叠型三维忆阻存储阵列,从基本状态逻辑门的实现以及支持级联的综合映射方法2个方面对复杂状态逻辑计算过程实现进行研究。首先,分析并总结了平面堆叠型三维忆阻存储阵列中器件的连接关系,并据此得出实现两输入布尔逻辑的状态逻辑门配型要求。其次,提出一种复合状态逻辑门,通过将逻辑输入与逻辑输出共享同一个忆阻器,来一步实现复杂逻辑功能(例如,定义为ONOR),节省复杂状态逻辑计算过程的步骤与器件数目。最后,还给出了基于三维忆阻存储阵列中复杂状态逻辑计算实现的自动化综合映射方法。对LGsynth91基准的测试结果表明,与当前二维阵列中的最优映射结果相比,提出的基于三维忆阻存储阵列的综合映射方法实现了层间的逻辑计算,并且节省了41.1%的阵列使用面积。在引入ONOR复合门之后,完成计算需要的逻辑操作步骤、忆阻器数目、阵列使用面积分别进一步降低了8.6%,18.8%和50.5%。 展开更多

关键词 忆阻器 存内计算 三维阵列 状态逻辑 综合 映射

在线阅读 下载PDF 职称材料

求组合电路无冗余覆盖的立方有序扩展法

13

作者 王芳雷 王积杰 《计算机辅助设计与图形学学报》 EI CSCD 1992年第1期19-25,共7页

本文提出一种直接求组合电路无冗余覆盖的立方有序扩展算法。算法根据预定要求达到的目标,制订了相应的处理策略,对立方的可扩展组元(变量)排出次序,并按次序逐个对立方的可扩展组元(变量)进行扩展。本算法比以往的对扩展变量任意排序... 本文提出一种直接求组合电路无冗余覆盖的立方有序扩展算法。算法根据预定要求达到的目标,制订了相应的处理策略,对立方的可扩展组元(变量)排出次序,并按次序逐个对立方的可扩展组元(变量)进行扩展。本算法比以往的对扩展变量任意排序的简单立方扩展法有更优化的运算结果。 展开更多

关键词 组合电路 覆盖 冗余 逻辑电路 算法

在线阅读 下载PDF 职称材料

基于组合逻辑最小化技术的时序逻辑综合方法

14

作者 王芳雷 《计算机辅助设计与图形学学报》 EI CSCD 1994年第2期119-124,共6页

介绍一种以组合逻辑最小化工具为基础，提出按满足压缩状态表约束关系进行状态分配的新思想，通过一系列的转换，可完成从描述时序逻辑的原始状态表到满足该状态表状态转换要求的由ＰＬＡ作为组合逻辑部件的时序逻辑电路的转换。由于该... 介绍一种以组合逻辑最小化工具为基础，提出按满足压缩状态表约束关系进行状态分配的新思想，通过一系列的转换，可完成从描述时序逻辑的原始状态表到满足该状态表状态转换要求的由ＰＬＡ作为组合逻辑部件的时序逻辑电路的转换。由于该时序逻辑综合新方法在处理过程中要涉及解大型覆盖表的问题，为此提出满足压缩状态表约束关系的状态分配的简化算法。文中用一些实例说明简化算法的具体运算过程。结果表明简化算法可导出满足原始状态表的较简化的时序逻辑表达式。 展开更多

关键词 时序逻辑综合 逻辑电路 组合逻辑

在线阅读 下载PDF 职称材料