期刊文献+
共找到16篇文章
< 1 >
每页显示 20 50 100
引信全电子安全系统安全性研究 被引量:1
1
作者 白欣 刘凤丽 +1 位作者 郝永平 潘洁 《兵器装备工程学报》 CAS CSCD 北大核心 2024年第11期59-67,共9页
为确保全电子引信安全可靠,降低全电子安全系统意外爆炸的风险。针对引信全电子安全系统中环境激励个数对安全失效率的影响进行了简要分析,以3个传感器识别的环境激励作为三级解保电子安全系统的3个环境信号,提出一种全电子安全系统失... 为确保全电子引信安全可靠,降低全电子安全系统意外爆炸的风险。针对引信全电子安全系统中环境激励个数对安全失效率的影响进行了简要分析,以3个传感器识别的环境激励作为三级解保电子安全系统的3个环境信号,提出一种全电子安全系统失效率的计算方法。以STM32单片机和FPGA芯片为核心搭建一个全电子安全系统,针对硬件电路设计,分别计算出全电子安全系统在非通电状态、通电状态、1个静态开关闭合、2个静态开关闭合、2个静态开关和1个动态开关均闭合情况下的安全失效率;并对全电子安全系统的控制原理和时序逻辑进行设计,编写设计程序并按照设计思路进行程序设计,对设计结果进行程序仿真。结果表明,以3个传感器识别的环境激励作为三级解保电子安全系统3个环境信号的电子安全系统,在非通电状态下的安全失效率,相对于一般机电、机械安全系统降低了7个数量级;当信噪比为4,时间窗为1/10时,在通电状态下的安全失效率降低了5个数量级。因此,相对一般机电、机械安全系统,以3个传感器识别的环境激励作为三级解保电子安全系统的3个环境信号,所设计的全电子安全系统,其安全失效率小,安全性高。仿真结果表明,程序设计思路满足设计要求。 展开更多
关键词 全电子安全系统 环境信号 安全失效率 时序逻辑设计
在线阅读 下载PDF
基于触发行为的J、K激励函数的最小化技术 被引量:15
2
作者 吴训威 陈豪 《浙江大学学报(理学版)》 CAS CSCD 2004年第2期163-166,共4页
以JK触发器为例,提出了一种基于触发器行为的J、K激励函数的最小化技术.通过其与目前国内教科书中介绍的基于触发器次态函数最小化技术的对比与分析,证明了新的最小化技术是一种更行之有效的求最小化J、K激励函数的方法,对简化时序电路... 以JK触发器为例,提出了一种基于触发器行为的J、K激励函数的最小化技术.通过其与目前国内教科书中介绍的基于触发器次态函数最小化技术的对比与分析,证明了新的最小化技术是一种更行之有效的求最小化J、K激励函数的方法,对简化时序电路结构具有实用意义. 展开更多
关键词 激励函数 JK触发器 逻辑设计 时序电路设计 最小化
在线阅读 下载PDF
同步和异步时序电路的统一设计和分析理论 被引量:5
3
作者 吴训威 陈晓莉 金瓯 《电子科学学刊》 CSCD 1994年第4期365-372,共8页
本文讨论了时钟信号的普遍描述和含时钟信号的触发器次态方程,并在此基础上提出了同步和异步时序电路的统一设计和分析理论。该理论的有效性已由实例予以证明。
关键词 时序电路 时钟信号 同步 异步
在线阅读 下载PDF
基于低功耗双边沿JK触发器的异步时序电路设计 被引量:8
4
作者 赵敏笑 余红娟 陈偕雄 《浙江大学学报(理学版)》 CAS CSCD 北大核心 2005年第1期45-48,共4页
从JK触发器的激励表出发,介绍了基于单边沿JK触发器的同步时序电路和异步时序电路设计,提出了双边沿JK触发器的完整状态方程,并以此为基础讨论了基于双边沿JK触发器的异步时序电路的设计方法.
关键词 低功耗 双边沿触发器 异步时序电路 逻辑设计
在线阅读 下载PDF
基于钟控传输门绝热逻辑电路的绝热FIFO设计 被引量:3
5
作者 汪鹏君 徐建 +1 位作者 杜歆 陈耀武 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2008年第8期1294-1299,1305,共7页
通过研究先进先出存储堆栈(FIFO)和钟控传输门绝热逻辑(CTGAL)电路工作原理及结构,提出了基于CTGAL电路的绝热FIFO设计方案.该方案运用绝热计算原理,基于晶体管级设计电路,有效避免了传统CMOS逻辑的FIFO必然遇到的亚稳态和异步信号处理... 通过研究先进先出存储堆栈(FIFO)和钟控传输门绝热逻辑(CTGAL)电路工作原理及结构,提出了基于CTGAL电路的绝热FIFO设计方案.该方案运用绝热计算原理,基于晶体管级设计电路,有效避免了传统CMOS逻辑的FIFO必然遇到的亚稳态和异步信号处理等难题,实现了深度为16的基于CTGAL电路的绝热FIFO结构.HSPICE模拟结果表明,所设计的电路具有正确的逻辑功能,与基于有效电荷恢复逻辑(ECRL)的绝热FIFO相比较,电路平均功耗节省达71%. 展开更多
关键词 钟控传输门绝热逻辑(CTGAL) 低功耗 先进先出存储堆栈(F1F0) 电路设计
在线阅读 下载PDF
基于次态卡诺图的J、K激励函数最小化方法及时序逻辑电路自启动设计 被引量:23
6
作者 任骏原 《浙江大学学报(理学版)》 CAS CSCD 北大核心 2010年第4期425-427,共3页
分析了JK触发器的激励函数和次态函数的关系并在卡诺图上建立二者的联系,提出了在触发器的次态卡诺图上直接求解最小化J、K激励函数的方法,讨论了无效状态的赋值问题及自启动设计方法,对简化时序逻辑电路的设计过程具有实用意义.
关键词 JK触发器 激励函数 自启动 时序逻辑电路设计
在线阅读 下载PDF
四值绝热动态D触发器开关级设计 被引量:3
7
作者 汪鹏君 高虹 《深圳大学学报(理工版)》 EI CAS 北大核心 2011年第3期264-270,共7页
研究绝热电路和多值触发器,提出一种四值绝热动态D触发器设计方案.该方案采用多阈值金属氧化物半导体MOS管控制技术和开关信号理论,推导四值绝热动态D触发器文字运算电路结构式,由文字运算电路控制四值绝热逻辑信号产生,实现动态D触发... 研究绝热电路和多值触发器,提出一种四值绝热动态D触发器设计方案.该方案采用多阈值金属氧化物半导体MOS管控制技术和开关信号理论,推导四值绝热动态D触发器文字运算电路结构式,由文字运算电路控制四值绝热逻辑信号产生,实现动态D触发器的四值输出,并在此基础上设计具有记忆功能的触发型四值绝热正循环门.通过PSpice模拟软件验证该设计电路逻辑功能正确,在55.6 MHz工作频率下,与常规CMOS四值动态D触发器相比,节省功耗约90%. 展开更多
关键词 电路与系统 开关信号理论 多值逻辑 D触发器 低功耗 电路设计
在线阅读 下载PDF
无线传感器网络高精度硬件时钟同步方法 被引量:4
8
作者 黄战华 廖可 蔡怀宇 《计算机工程》 CAS CSCD 2013年第12期97-101,共5页
为实现无线传感器网络高精度的时间同步功能,提出一种基于Zigbee技术的硬件时钟同步方法。采用跨层思想提取接收信号强度指示值信号作为同步触发信号,设计复杂可编程逻辑器件的硬件电路时钟模块实现计时,并配合软件算法完成整个网络的... 为实现无线传感器网络高精度的时间同步功能,提出一种基于Zigbee技术的硬件时钟同步方法。采用跨层思想提取接收信号强度指示值信号作为同步触发信号,设计复杂可编程逻辑器件的硬件电路时钟模块实现计时,并配合软件算法完成整个网络的时间同步,在保证低能耗和复杂度的基础上,提高时间同步精度。对同步精度进行理论研究和测试分析,结果表明,该方法可使系统节点间达到10μs级的时钟同步精度,满足多数无线传感器网络要求。 展开更多
关键词 无线传感器网络 时间同步 跨层设计 接收信号强度指示值触发信号 复杂可编程逻辑器件时钟模块 XBee无线通信 模块
在线阅读 下载PDF
基于锁相环的遥感相机采样电路设计与优化 被引量:2
9
作者 梁楠 李涛 吴淞波 《航天返回与遥感》 北大核心 2016年第2期66-73,共8页
高分辨率时间延迟积分电荷耦合器件(TDICCD)遥感相机成像系统设计中,通道数量、高频时钟品质、高速数据传输误码率与相机小型化设计已经成为相互制约的矛盾。目前,为了减小系统体积质量、提高图像信噪比,将采样电路放入相机主体的焦平... 高分辨率时间延迟积分电荷耦合器件(TDICCD)遥感相机成像系统设计中,通道数量、高频时钟品质、高速数据传输误码率与相机小型化设计已经成为相互制约的矛盾。目前,为了减小系统体积质量、提高图像信噪比,将采样电路放入相机主体的焦平面附近是目前遥感系统小型化的主要趋势。因此,在相机主体与图像处理器之间,高速数据传输和高速时钟抖动是采样电路的主要设计难题。文章设计了一套基于锁相环(PLL)的高速采样电路,抑制了高速时钟抖动,消除了相位差;设计了一种超前滞后滤波器作为锁相环电路的环路滤波器。通过仿真和实测分别得到了滤波器电路的相位裕度和锁定时间等参数;同时在电路板布局布线时,通过合理地切割地平面、优化时钟的走线,抑制了模数混合部分的量化噪声。电路中使用了串行传输技术实现高速大数据量的传输;最后,文章中对误码率和图像信噪比进行实测,测试结果满足实际工程应用的需求。该设计同传统采样电路相比较,在尺寸、质量、数据传输率、图像信噪比等方面均有较大优化。 展开更多
关键词 时间延迟积分电荷耦合器件 时钟抖动 信噪比 锁相环 误码率 电路设计 遥感相机
在线阅读 下载PDF
《时序逻辑电路》CAI课件的设计及实现 被引量:1
10
作者 鬲淑芳 郑志高 《陕西师大学报(自然科学版)》 CSCD 北大核心 1999年第2期93-95,共3页
依据教学设计理论,从教学目标、教学策略、导航策略和界面设计4个方面,阐述了《时序逻辑电路》CAI课件的设计思想;利用Win95环境下的VB4.0可视化软件开发工具,从文本、图形、动画、导航图及界面转换等方面。
关键词 时序电路 CAI课件 设计策略 逻辑电路
在线阅读 下载PDF
弹地高速传输系统优化设计 被引量:1
11
作者 赵冬青 辛艳 袁小康 《现代电子技术》 2023年第6期35-38,共4页
针对弹地传输系统在长距离传输过程中信号会产生衰减和干扰的问题,文中提出一种软硬件相结合的弹地高速传输系统。硬件电路中加入均衡和驱动芯片补偿信号的衰减,通过阻抗匹配减少耦合的影响,提高整个传输链路的传输质量,使接收到的信号... 针对弹地传输系统在长距离传输过程中信号会产生衰减和干扰的问题,文中提出一种软硬件相结合的弹地高速传输系统。硬件电路中加入均衡和驱动芯片补偿信号的衰减,通过阻抗匹配减少耦合的影响,提高整个传输链路的传输质量,使接收到的信号波形更完整;在软件优化方面,采用8 B/10 B编码平衡传输数据中“0”和“1”的个数,通过CRC校验验证传输数据的正确性。采用的重传机制中加入包计数,通过识别发送的指令类型以及对应的包计数,有效地判断下一步应该传输的数据包;通过计算获取指令的时间,保证系统可以响应重传;通过对硬件电路和软件逻辑的双重优化,提高传输链路和传输系统的可靠性。验证结果表明,所设计的弹地传输系统在传输LVDS串行数据时,出错位为0,误码率为0,没有丢帧现象。 展开更多
关键词 弹地传输 信号传输 电路设计 逻辑设计 信号补偿 数据传输 验证分析
在线阅读 下载PDF
基于Multisim 11.0的PLD图形化仿真设计与应用
12
作者 李北雁 聂典 《计算机应用与软件》 CSCD 2011年第8期295-300,共6页
简要介绍CPLD/FPGA(Complex programmable Logic Device/Field programmable Gates Array)器件的特点和应用范围,并以数字钟设计为例,介绍了在Multisim 11.0开发软件下,利用原理图的输入方式来设计数字逻辑电路的过程和方法,突出Multisi... 简要介绍CPLD/FPGA(Complex programmable Logic Device/Field programmable Gates Array)器件的特点和应用范围,并以数字钟设计为例,介绍了在Multisim 11.0开发软件下,利用原理图的输入方式来设计数字逻辑电路的过程和方法,突出Multisim 11.0在教学中的重要作用,尤其是对于数字逻辑设计这门课程的学习。并且详细介绍了Multisim 11.0与Quartus II两个软件之间的互通,给出了一条PLD设计由:图形化模块搭建-Multisim系统化仿真-VHDL代码自动生成-Quartus II加载代码-Quartus II中的仿真-下载到硬件电路中-实际应用。整个一个完整的设计过程。 展开更多
关键词 数字钟 数字逻辑电路设计 NI Multisim11 VHDL QuartusⅡ
在线阅读 下载PDF
一个时序电路设计实例分析
13
作者 雷乃清 李玉东 《焦作工学院学报》 2004年第5期399-400,404,共3页
通过一个实例分析,介绍了同步时序逻辑电路设计的过程,并用实验方法对设计结果进行验证和分析,希望验证结果能对各位有所启发和帮助.
关键词 时序电路设计 验证 实例分析 同步时序逻辑电路 帮助 过程 实验方法 希望
在线阅读 下载PDF
考虑Cp的特性方程和状态方程及其分析应用
14
作者 黎楷模 《洛阳工学院学报》 1997年第2期67-71,共5页
本文论述了时钟脉冲Cp在分析时序逻辑电路中的重要性,以及怎样把Cp当成一个输入变量来建立更严密的特性方程和状态方程,并探索了考虑Cp的状态方程在判断竞争冒险现象方面的应用。
关键词 时序电路 逻辑电路 时钟脉冲 特性方程 状态方程
在线阅读 下载PDF
采用EPLD设计的数字锁相环
15
作者 卢汉生 侯山峰 《光电工程》 CAS CSCD 1997年第5期59-62,共4页
介绍了一种采用单片可擦除可编程逻辑器件(EPLD)设计的、用于视频信号处理的数字锁相环电路,并分析了该电路的性能与特点。
关键词 数字锁相环 逻辑器件 电路设计 信号处理 EPLD
在线阅读 下载PDF
模N混值计数器及其快速综合
16
作者 吴浩敏 庄南 《计算机学报》 EI CSCD 北大核心 1994年第A00期109-115,共7页
本文提出一种模N计数器的混值编码方案。
关键词 计数器 模N计数器 混值编码
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部