-
题名微波退火条件下NiSi/Si肖特基势垒高度的调节
被引量：3
- 1
-
-
作者
周祥标
许鹏
付超超
吴东平
-
机构
复旦大学专用集成电路与系统国家重点实验室
-
出处
《半导体技术》
CAS
CSCD
北大核心
2016年第6期456-460,共5页
-
基金
国家自然科学基金资助项目(61474028)
-
文摘
为了满足尺寸不断缩小的金属氧化物场效应晶体管(MOSFET)技术的需求,需要在低温条件下实现肖特基势垒高度的调节,利用杂质分凝技术,结合微波退火进行Ni Si/Si接触的肖特基势垒高度的调节,并采用先离子注入、后淀积金属形成金属硅化物(IBS)和先淀积金属形成金属硅化物后进行离子注入并退火(IAS)两种方案进行研究。通过C-V和I-V测试对制备的样品进行了电学表征,并通过计算给出了其肖特基势垒高度,结果表明微波退火可实现空穴和电子肖特基势垒的有效调节,而且IBS方案的调节效果优于IAS方案的调节效果。除此之外,相对于传统热退火技术,微波退火可以在更低的温度下实现相同肖特基势垒的调节。
-
关键词
杂质分凝
微波退火
NISI
肖特基势垒调节
低温
-
Keywords
dopant segregation
microwave annealing
NiSi
schottky barrier height tuning
low temperature
-
分类号
TN386
[电子电信—物理电子学]
TN305
[电子电信—物理电子学]
-
-
题名杂质分凝技术对肖特基势垒高度的调制
- 2
-
-
作者
毛淑娟
罗军
闫江
-
机构
中国科学院微电子研究所
-
出处
《半导体技术》
CAS
CSCD
北大核心
2013年第1期55-59,共5页
-
基金
中国科学院微电子器件与集成技术重点实验室课题资助项目
-
文摘
为降低金属或金属硅化物源漏与沟道的肖特基势垒高度以改善肖特基势垒源漏场效应晶体管(SBSD-MOSFET)的开关电流比(Ion/Ioff),采用硅化诱发杂质分凝技术(SIDS)调节NiSi/n-Si肖特基二极管(NiSi/n-Si SJD)的肖特基势垒高度,系统地研究了SIDS工艺条件如杂质注入剂量、注入能量和硅化物形成工艺对肖特基势垒高度调节的影响。实验结果表明,适当增加BF2杂质的注入剂量或能量均能显著提高有效电子势垒高度(φBn,eff),也即降低了有效空穴势垒高度(φBp,eff),从而减小反向偏置漏电流。同时,与传统的一步退火工艺相比,采用两步退火工艺形成NiSi也有利于提高有效电子势垒高度,减小反向漏电流。最后,提出了一种优化的调制肖特基势垒高度的SIDS工艺条件。
-
关键词
肖特基势垒高度
NISI
n—Si肖特基二极管
硅化诱发杂质分凝技术
镍硅化物
金属-半导体接触
-
Keywords
schottky barrier height induced dopant segregation （sids）
NiSi
（ SBH ）
NiSi/n-Si schottky junction diode
silicidation metal-semiconductor contact
-
分类号
TN386.3
[电子电信—物理电子学]
-
