期刊文献+
共找到268篇文章
< 1 2 14 >
每页显示 20 50 100
基于绝缘体上硅纳米线的布拉格相移光栅
1
作者 秦志斌 姚飞 +1 位作者 肖经 韦启钦 《光通信研究》 北大核心 2024年第6期62-65,共4页
基于金属互连的电子集成芯片串扰、延迟、散热以及功耗等问题日益凸显,已经难以满足日益增长的数据处理需求。光电集成技术作为下一代互连技术,随着其不断发展,业界对光电器件尺寸和性能的要求越来越高。【目的】为了能够兼顾布拉格相... 基于金属互连的电子集成芯片串扰、延迟、散热以及功耗等问题日益凸显,已经难以满足日益增长的数据处理需求。光电集成技术作为下一代互连技术,随着其不断发展,业界对光电器件尺寸和性能的要求越来越高。【目的】为了能够兼顾布拉格相移光栅的器件大小和损耗,实现结构紧凑的相移光栅器件,文章提出了一种基于绝缘体上硅(SOI)纳米线的布拉格相移光栅。【方法】文章所提布拉格相移光栅是通过光刻技术在硅纳米线上制作周期性凹槽,构造光栅结构,从而降低光信号的传输损耗。为了验证文章所提布拉格相移光栅的性能,在入射波长范围为1400~1600 nm条件下,采用有限元法和时域有限元法对该器件的传输模式与传输特性进行了分析研究。此外,为了能够获得最佳的布拉格相移光栅结构参数,引入Q因子作为布拉格相移光栅结构优化设计的目标参数。【结果】研究结果表明,文章所提布拉格相移光栅在波长范围为1400~1600 nm条件下,具有优异的波长选择性能,并且几乎没有传输损耗;Q因子最大值为159时,该布拉格相移光栅性能最佳,光栅周期N为60。【结论】文章所提基于SOI纳米线布拉格相移光栅能够兼容传统半导体制备工艺,与基于表面等离激元布拉格相移光栅相比,在制造成本和光信号传输损耗方面具有较大的优势,能够广泛应用于密集波分复用、生物传感和滤波等领域。 展开更多
关键词 相移光栅 波长选择 布拉格光栅 绝缘体
在线阅读 下载PDF
22nm全耗尽型绝缘体上硅器件单粒子瞬态效应的敏感区域
2
作者 张博翰 梁斌 +1 位作者 刘小年 方亚豪 《国防科技大学学报》 EI CAS CSCD 北大核心 2024年第2期146-152,共7页
基于3D-TCAD模拟,研究了22 nm全耗尽型绝缘体上硅(fully depleted silicon-on-insulator,FDSOI)器件单粒子瞬态(single-event transient,SET)效应的敏感性区域。对比了使用单管和使用反相器来研究器件SET敏感性区域的方法,从而分析实际... 基于3D-TCAD模拟,研究了22 nm全耗尽型绝缘体上硅(fully depleted silicon-on-insulator,FDSOI)器件单粒子瞬态(single-event transient,SET)效应的敏感性区域。对比了使用单管和使用反相器来研究器件SET敏感性区域的方法,从而分析实际电路中重离子轰击位置对22 nm FDSOI器件SET敏感性的影响,并从电荷收集机制的角度进行了解释。深入分析发现寄生双极放大效应对重粒子轰击位置敏感是造成器件不同区域SET敏感性不同的原因。而单管漏极接恒压源造成漏极敏感性增强是导致单管与反相器中器件SET敏感区域不同的原因。修正了FDSOI工艺下器件SET敏感性区域的研究方法,与单管相比,采用反相器进行仿真,结果更符合实际情况,这将为器件SET加固提供理论指导。 展开更多
关键词 单粒子瞬态 电荷收集 双极放大效应 敏感区域 全耗尽型绝缘体
在线阅读 下载PDF
绝缘体上硅功率半导体单芯片集成技术分析
3
作者 马良 《通讯世界》 2024年第9期28-30,共3页
绝缘体上硅功率半导体单芯片集成技术是目前制作芯片的主要技术之一,使用该项技术生产的芯片体积小、损耗低,虽然技术难度高,但是在单封装形式下,智能功率大幅提升。通过对半导体单芯片的介绍,分析绝缘体上硅功率半导体单芯片集成工艺... 绝缘体上硅功率半导体单芯片集成技术是目前制作芯片的主要技术之一,使用该项技术生产的芯片体积小、损耗低,虽然技术难度高,但是在单封装形式下,智能功率大幅提升。通过对半导体单芯片的介绍,分析绝缘体上硅功率半导体单芯片集成工艺模式及集成工艺平台,并利用发射极、漂移区、集电极优化技术,通过检测半导体单芯片的可靠性、稳定性以及灵敏度,测试绝缘体上硅功率半导体单芯片集成技术的应用效果。 展开更多
关键词 绝缘体 功率半导体 单芯片 集成技术
在线阅读 下载PDF
SOI(绝缘体上硅)的采用日趋活跃 被引量:1
4
作者 志成 《电子产品世界》 2004年第05A期97-97,88,共2页
关键词 soi 绝缘体 半导体生产 微处理器
在线阅读 下载PDF
绝缘体上硅(SOI)
5
《微纳电子技术》 CAS 2005年第5期226-226,共1页
SOI是指以“工程化的”基板代替传统的体型衬底硅的基板技术,这种基板由以下三层构成:薄的单晶硅顶层,在其上形成蚀刻电路;相当薄的绝缘SiO2中间层;非常厚的体型Si衬底层。
关键词 绝缘体 SIO2 机械支撑 基板 工程化 soi 单晶 中间层 体型 衬底 蚀刻
在线阅读 下载PDF
选择性腐蚀Si_(1-x)Ge_x与Si制备绝缘体上超薄应变硅 被引量:4
6
作者 母志强 薛忠营 +2 位作者 陈达 狄增峰 张苗 《半导体技术》 CAS CSCD 北大核心 2013年第1期40-44,共5页
基于应变硅以及绝缘体上超薄应变硅(SSOI)工艺,使用氢氟酸、硝酸和醋酸的混合溶液与质量分数为25%的四甲基氢氧化铵(TMAH)溶液选择性腐蚀Si1-xGex与Si以制备绝缘体上超薄应变硅。研究了质量分数为0.5%~5%的HF和Si1-xGex中Ge的含量对选... 基于应变硅以及绝缘体上超薄应变硅(SSOI)工艺,使用氢氟酸、硝酸和醋酸的混合溶液与质量分数为25%的四甲基氢氧化铵(TMAH)溶液选择性腐蚀Si1-xGex与Si以制备绝缘体上超薄应变硅。研究了质量分数为0.5%~5%的HF和Si1-xGex中Ge的含量对选择性腐蚀的腐蚀速度与选择比的影响,优化了选择性腐蚀工艺。采用氨水、过氧化氢和水的混合溶液处理选择性腐蚀后的Si1-xGex与Si表面,得到了高应变度、高晶体质量的超薄SSOI。采用原子力显微镜(AFM)测试腐蚀速度以及腐蚀后的表面粗糙度;使用喇曼光谱仪表征Si1-xGex以及应变硅的组分以及应变度;使用透射电子显微镜(TEM)对SSOI的晶体质量进行了表征。结果表明,超薄SSOI的表面粗糙度(RMS)为0.446 nm,顶层Si的应变度为0.91%,顶层应变硅层厚度为18 nm,且具有高的晶体质量。 展开更多
关键词 选择性腐蚀 应变 超薄 绝缘体上应变
在线阅读 下载PDF
新型绝缘体上硅技术的发展与展望 被引量:4
7
作者 冯倩 郝跃 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2001年第6期792-796,共5页
总结了最新发展起来的两种绝缘体上硅晶片制造技术 ,给出了绝缘体上硅新器件、新结构和新工艺研究进展 ,提出绝缘体上硅技术所面临的机遇和挑战 .
关键词 绝缘体晶片 制造技术 电子器件
在线阅读 下载PDF
绝缘体上硅高温压力传感器研究 被引量:1
8
作者 张为 姚素英 +2 位作者 张生才 赵毅强 张维新 《西安交通大学学报》 EI CAS CSCD 北大核心 2004年第2期178-180,共3页
采用有限元分析工具ANSYS完成了一种矩形弹性膜绝缘体上硅(SOI)高温压力传感器的优化设计,制作出样品,并与相同结构、工艺的多晶硅压力传感器进行了对比测试.结果表明:1∶2的膜片宽长比可以使SOI压力传感器的灵敏度达到220mV/MPa,远大... 采用有限元分析工具ANSYS完成了一种矩形弹性膜绝缘体上硅(SOI)高温压力传感器的优化设计,制作出样品,并与相同结构、工艺的多晶硅压力传感器进行了对比测试.结果表明:1∶2的膜片宽长比可以使SOI压力传感器的灵敏度达到220mV/MPa,远大于多晶硅压力传感器的灵敏度(约50mV/MPa).此外,该传感器能够工作在200℃的高温环境中,有良好的长期稳定性,30d内的零点时间漂移为0 12%. 展开更多
关键词 压力传感器 绝缘体 高温 有限元分析
在线阅读 下载PDF
绝缘体上硅动态阈值nMOSFETs特性研究(英文) 被引量:1
9
作者 毕津顺 吴峻峰 +1 位作者 李瑞贞 海潮和 《电子器件》 CAS 2007年第1期5-8,共4页
基于绝缘体上硅技术,提出并研制动态阈值nMOSFETs结构.阐述了动态阈值nMOSFETs的工作原理.动态阈值nMOSFETs的阈值电压从VBS=0V时的580mV动态变化到VBS=0.6V时的220mV,但是这种优势并没有以增加漏电流为代价.因此动态阈值nMOSFETs的驱... 基于绝缘体上硅技术,提出并研制动态阈值nMOSFETs结构.阐述了动态阈值nMOSFETs的工作原理.动态阈值nMOSFETs的阈值电压从VBS=0V时的580mV动态变化到VBS=0.6V时的220mV,但是这种优势并没有以增加漏电流为代价.因此动态阈值nMOSFETs的驱动能力较之浮体nMOSFETs在低压情况下,更具有优势.工作电压为0.6V时,动态阈值nMOSFETs的驱动能力是浮体的25.5倍,0.7V时为12倍.而且浮体nMOSFETs中的浮体效应,诸如Kink效应,反常亚阈值斜率和击穿电压降低等,均被动态阈值nMOSFETs结构有效抑制. 展开更多
关键词 绝缘体 动态阈值 浮体
在线阅读 下载PDF
全集成绝缘体硅CMOS单刀十六掷天线开关设计
10
作者 崔杰 陈磊 +4 位作者 赵鹏 康春雷 史佳 牛旭 刘轶 《固体电子学研究与进展》 CAS CSCD 北大核心 2014年第4期362-366,共5页
利用高衬底电阻率的180nm绝缘体硅(SOI)CMOS工艺设计了一种全集成的可用于手机和无线手持设备的多模多频单刀十六掷(SP16T)天线开关。由于衬底电阻率高达1kΩ·cm,且在器件选取和电路结构设计方面采用了多种技巧,实测结果显示,... 利用高衬底电阻率的180nm绝缘体硅(SOI)CMOS工艺设计了一种全集成的可用于手机和无线手持设备的多模多频单刀十六掷(SP16T)天线开关。由于衬底电阻率高达1kΩ·cm,且在器件选取和电路结构设计方面采用了多种技巧,实测结果显示,十六路开关分支的插损0~3GHz频段内均小于2dB,隔离度平均大于35dB,回波损耗小于-20dB,功率处理能力超过36dBm,完全满足设计要求。 展开更多
关键词 绝缘体 单刀十六掷 回波损耗 插入损耗 隔离度
在线阅读 下载PDF
具有纵向源极场板的绝缘体上硅器件新结构
11
作者 代红丽 赵红东 +2 位作者 王洛欣 石艳梅 李明吉 《固体电子学研究与进展》 CSCD 北大核心 2017年第2期124-128,共5页
采用软件仿真一系列横向双扩散金属氧化物半导体场效应管(Laterally double-diffused metal oxide semiconductor,LDMOS)结构,为缓解绝缘体上硅(Silicon on insulator,SOI)器件的击穿电压VB和漂移区的比导通电阻Ron.sp之间的矛盾关系,... 采用软件仿真一系列横向双扩散金属氧化物半导体场效应管(Laterally double-diffused metal oxide semiconductor,LDMOS)结构,为缓解绝缘体上硅(Silicon on insulator,SOI)器件的击穿电压VB和漂移区的比导通电阻Ron.sp之间的矛盾关系,提出了一种具有纵向源极场板的双槽SOI新结构。该结构首先采用槽栅结构,以降低比导通电阻Ron.sp;其次,在漂移区内引入SiO_2介质槽,以提高击穿电压VB;最后,在SiO_2介质槽中引入纵向源极场板,进行了电场重塑。通过仿真实验,获得器件表面电场、纵向电场曲线及器件击穿时的电势线和导通时的电流线等。结果表明,新结构的VB较传统LDMOS器件提高了121%,Ron.sp降低了9%,器件优值FOM值达到15.2 MW·cm^(-2)。 展开更多
关键词 绝缘体 击穿电压 比导通电阻
在线阅读 下载PDF
基于TCAD的绝缘体上硅器件总剂量效应仿真技术研究 被引量:3
12
作者 彭超 雷志锋 +3 位作者 张战刚 何玉娟 黄云 恩云飞 《电子学报》 EI CAS CSCD 北大核心 2019年第8期1755-1761,共7页
绝缘体上硅(Silicon-on-Insulator,SOI)器件的全介质隔离结构改善了其抗单粒子效应性能,但也使其对总剂量效应更加敏感.为了评估SOI器件的总剂量效应敏感性,本文提出了一种基于TCAD(Technology Computer Aided Design)的总剂量效应仿真... 绝缘体上硅(Silicon-on-Insulator,SOI)器件的全介质隔离结构改善了其抗单粒子效应性能,但也使其对总剂量效应更加敏感.为了评估SOI器件的总剂量效应敏感性,本文提出了一种基于TCAD(Technology Computer Aided Design)的总剂量效应仿真技术.通过对SOI器件三维结构进行建模,利用TCAD内置的辐射模型开展瞬态仿真,模拟氧化层中辐射感应电荷的产生、输运和俘获过程,从而分别评估绝缘埋层(Buried Oxide,BOX)和浅沟槽隔离(Shallow Trench Isolation,STI)氧化层中辐射感应陷阱电荷对器件电学性能的影响.基于该仿真技术,本文分别研究了不同偏置、沟道长度、体区掺杂浓度以及STI形貌对SOI MOSFET器件总剂量辐射效应的影响.仿真结果表明高浓度的体区掺杂、较小的STI凹槽深度和更陡峭的STI侧壁将有助于改善SOI器件的抗总剂量效应性能. 展开更多
关键词 绝缘体 总剂量效应 浅沟槽隔离 TCAD仿真
在线阅读 下载PDF
绝缘体上硅功率半导体单芯片集成技术 被引量:1
13
作者 张龙 刘斯扬 +5 位作者 孙伟锋 马杰 盘成务 何乃龙 张森 苏巍 《电子学报》 EI CAS CSCD 北大核心 2023年第2期514-526,共13页
利用单芯片集成技术制造的智能功率芯片具有体积小、寄生小、损耗低等方面的优势,其技术难度远高于传统的多芯片、单封装形式的智能功率模块.本文首先介绍了单片智能功率芯片的架构与技术需求;然后,探讨了绝缘体上硅功率半导体单芯片集... 利用单芯片集成技术制造的智能功率芯片具有体积小、寄生小、损耗低等方面的优势,其技术难度远高于传统的多芯片、单封装形式的智能功率模块.本文首先介绍了单片智能功率芯片的架构与技术需求;然后,探讨了绝缘体上硅功率半导体单芯片集成的工艺流程和器件类型;接着,总结了高压横向IGBT器件技术、续流二极管器件技术、LDMOS器件技术的特征和效果;此外,还讨论了单片智能功率芯片的相关可靠性问题,包括高压互连线效应和低温雪崩不稳定.本课题组在功率半导体集成型器件的电流能力、关断速度、短路承受能力、反向恢复峰值电流、安全工作区、高压互连线屏蔽、低温可靠性等关键特性优化或可靠性提升方面进行了自主创新,构建了基于绝缘体上硅的功率半导体单芯片集成技术,并成功研制了单片智能功率芯片. 展开更多
关键词 功率半导体 绝缘体 单片集成 功率集成电路 功率器件
在线阅读 下载PDF
离子注入剥离法制备绝缘体上应变硅及其表征
14
作者 陆子同 母志强 +4 位作者 薛忠营 刘林杰 陈达 狄增峰 张苗 《半导体技术》 CAS CSCD 北大核心 2014年第7期522-526,558,共6页
基于弛豫锗硅衬底上生长双轴应变硅技术、离子注入工艺以及选择性腐蚀方法,制备了8英寸(1英寸=2.54 cm)双轴张应变的绝缘体上应变硅(sSOI)材料。利用喇曼光谱分析、缺陷优先腐蚀以及透射电子显微镜(TEM)等方法表征了sSOI材料的应变度、... 基于弛豫锗硅衬底上生长双轴应变硅技术、离子注入工艺以及选择性腐蚀方法,制备了8英寸(1英寸=2.54 cm)双轴张应变的绝缘体上应变硅(sSOI)材料。利用喇曼光谱分析、缺陷优先腐蚀以及透射电子显微镜(TEM)等方法表征了sSOI材料的应变度、缺陷密度以及晶体质量;制备了基于sSOI材料的n型金属-氧化层-半导体场效晶体管(n-MOSFET)以表征其电学性能,同时在相同工艺下制备了基于SOI材料的n-MOSFET器件作对比。结果表明,制备的sSOI材料顶层应变硅薄膜的应变为1.01%,并且在800℃热处理后仍能保持;应变硅薄膜厚度为18 nm,缺陷密度为4.0×104cm-2,具有较高的晶体质量;制备的sSOI n-MOSFET器件的开关电流比(Ion/Ioff)达到108,亚阈值斜率为69.31 mV/dec,相比SOI n-MOSFET,其驱动电流提高了10倍。 展开更多
关键词 离子剥离 绝缘体上应变 N-MOSFET 器件电学性能 电子迁移率
在线阅读 下载PDF
适合于制作绝缘体上硅的硅片粘合技术及其应用
15
作者 龚裕才 邹修庆 《微电子学与计算机》 CSCD 北大核心 1995年第2期48-50,共3页
本文介绍了将我们开发的硅片粘合技术与传统V形槽隔离工艺相结合而研制成功的一种新的介质隔离方法。文中指出了传统V形槽介质隔离方法的不足,给出了新的介质隔离方法的工艺路线,介绍了该方法在抗辐照集成稳压器中的应用。
关键词 介质隔离 集成电路 片粘合 绝缘体
在线阅读 下载PDF
薄硅膜SOI LDMOS器件的HCI劣变机理研究
16
作者 顾祥 张庆东 +2 位作者 纪旭明 李金航 赵杨婧 《微电子学与计算机》 2024年第12期132-138,共7页
由于薄硅膜——绝缘体上硅型横向扩散金属氧化物半导体(Silicon On Insulator Laterally Diffused Metal Oxide Semiconductor,SOI LDMOS)制作在厚度仅有几十到几百纳米的硅膜上,器件在高电压、大电流的作用下,热载流子注入(Hot Carrier... 由于薄硅膜——绝缘体上硅型横向扩散金属氧化物半导体(Silicon On Insulator Laterally Diffused Metal Oxide Semiconductor,SOI LDMOS)制作在厚度仅有几十到几百纳米的硅膜上,器件在高电压、大电流的作用下,热载流子注入(Hot Carrier Injection,HCI)效应更为复杂,HCI可靠性受到极大的挑战。研究并探讨了两种结构的15 V SOI LDMOS的热载流子注入劣变机理。采用电荷泵(Charge Pumping)方法测试了界面缺陷产生的特点,当HCI效应发生在沟道区,最大沟道跨导退化明显,饱和驱动电流退化幅度较小,当HCI效应发生在多晶栅边缘,情况刚好相反。通过TCAD仿真研究了器件结构和碰撞电离率分布规律,发现了碰撞电离产生的负电荷对漂移区影响机制,揭示了HCI效应即碰撞电离率最大的位置对SOI LDMOS器件的损伤机理。为薄硅膜SOI LDMOS器件的HCI可靠性设计与优化提供了重要的经验参考。 展开更多
关键词 绝缘体 横向扩散金属氧化物半导体 热载流子注入 电荷泵 缺陷
在线阅读 下载PDF
基于内嵌空腔绝缘体上硅的GAA器件电学表征与分析
17
作者 周虹阳 刘强 +2 位作者 赵兰天 陈锦 俞文杰 《半导体技术》 CAS 北大核心 2023年第7期563-569,共7页
全包围环栅(GAA)器件具有极强的栅控能力,但工艺较为复杂,需采用先进工艺节点制备。基于新型内嵌空腔绝缘体上硅(VESOI)衬底,设计并制备了2种结构的GAA器件(纯GAA器件和π-GAA-π器件)和作为对照组的π器件,并进行了电学表征和分析。2种... 全包围环栅(GAA)器件具有极强的栅控能力,但工艺较为复杂,需采用先进工艺节点制备。基于新型内嵌空腔绝缘体上硅(VESOI)衬底,设计并制备了2种结构的GAA器件(纯GAA器件和π-GAA-π器件)和作为对照组的π器件,并进行了电学表征和分析。2种GAA器件均表现出良好的电学性能,开关比均达到108。纯GAA器件表现出更小的亚阈值摆幅(62 mV/dec)、更大的电流密度和更小的漏致势垒降低(DIBL)值,且不受背栅偏压的影响,但其底部栅极与源、漏存在交叠区,加剧了栅致泄漏电流(GIDL)效应;π-GAA-π器件虽然不受GIDL效应的影响,但由于其串联了π沟道,器件电学性能下降。实验结果证明了基于VESOI衬底制备GAA器件的可行性,同时进一步讨论了更高的栅极与空腔对准精度对器件性能的提升,为后续工艺改进提供了参考。 展开更多
关键词 全包围环栅(GAA)器件 内嵌空腔绝缘体(VEsoi)衬底 亚阈值摆幅(SS) 背栅偏压 对准偏差
在线阅读 下载PDF
绝缘体上硅场效应晶体管热导率尺度效应模型
18
作者 赖俊桦 邢乾 +1 位作者 苏亚丽 张国和 《西安交通大学学报》 CSCD 北大核心 2021年第9期80-87,共8页
针对硅微纳米薄膜热导率存在严重尺度效应的问题,提出一种等效边界散射自由程近似的全耗尽绝缘体上硅(FD SOI)金属氧化物半导体场效应晶体管(MOSFET)硅薄膜热导率尺度效应模型。探讨硅材料内声子散射机理,量化考虑束缚态与自由态电子影... 针对硅微纳米薄膜热导率存在严重尺度效应的问题,提出一种等效边界散射自由程近似的全耗尽绝缘体上硅(FD SOI)金属氧化物半导体场效应晶体管(MOSFET)硅薄膜热导率尺度效应模型。探讨硅材料内声子散射机理,量化考虑束缚态与自由态电子影响的声子弛豫时间,推导得到硅材料热导率解析模型;深入研究声子边界散射机制,近似求解衡量尺度效应的衰减因子,获取等效声子边界散射平均自由程;考虑由粗糙度引起的界面效应,利用Matthiessen规则将硅材料内声子散射与声子边界散射等过程进行耦合,建立起适用于纳米FD SOI MOSFET硅薄膜热导率解析模型,并利用Asheghi原始模型与实验测试数据对等效边界散射自由程近似热导率模型进行了验证。模型计算结果表明,硅薄膜内声子边界散射等效平均自由程约为薄膜厚度的2.5倍。声子边界散射在微尺度与纳尺度声子热传输过程中占据主导地位,决定了硅薄膜内声子超快热传输特性。采用等效边界散射自由程近似的热导率模型能够与Asheghi模型及实验测试数据较好地吻合,更加凸显衰减因子的物理意义以及有效地揭示纳米器件有限空间热导率的尺度效应。 展开更多
关键词 绝缘体 热导率 声子边界散射 尺度效应
在线阅读 下载PDF
Soitec最新应变绝缘硅技术可提高电子迁移率80%
19
《集成电路应用》 2004年第12期50-50,共1页
法国SoireeSA公司声称面向局部耗散(partially-depleted)CM0s芯片推出业界首项不含锗(Ge)的应变绝缘硅(strained silicom-on-insulator)技术。Soiree的新型PD-sSOI工艺基于该公司的Smart Cut SOI技术,据称能将芯片设计的电子迁移率提... 法国SoireeSA公司声称面向局部耗散(partially-depleted)CM0s芯片推出业界首项不含锗(Ge)的应变绝缘硅(strained silicom-on-insulator)技术。Soiree的新型PD-sSOI工艺基于该公司的Smart Cut SOI技术,据称能将芯片设计的电子迁移率提升80%。 展开更多
关键词 电子迁移率 绝缘 技术 soi工艺 soi技术 芯片设计 CM SA公司 提升 法国
在线阅读 下载PDF
绝缘硅成本不受材料限制薄膜SOI未来增长潜力巨大
20
《电子工业专用设备》 2006年第6期16-17,共2页
根据市场调研机构Semico Research日前发布的报告,绝缘硅(SOI)的增长势头将不会受限于材料成本,这与通常的看法相反。随着半导体工艺技术向纳米阶段发展,绝缘硅的价格实际上可能比块状硅(bulk silicon)还低,使之成为具有成本效... 根据市场调研机构Semico Research日前发布的报告,绝缘硅(SOI)的增长势头将不会受限于材料成本,这与通常的看法相反。随着半导体工艺技术向纳米阶段发展,绝缘硅的价格实际上可能比块状硅(bulk silicon)还低,使之成为具有成本效益和吸引力的解决方案。 展开更多
关键词 材料成本 绝缘 薄膜soi 市场调研 工艺技术 成本效益 半导体 吸引力
在线阅读 下载PDF
上一页 1 2 14 下一页 到第
使用帮助 返回顶部