期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于SMIC40LL工艺的DDR物理层IP设计
被引量：
2
1
作者
戴颉
张浩
+2 位作者
杜丽
王强
孔亮
《中国集成电路》
2013年第8期18-22,共5页
随着高性能消费电子如智能手机,平板电脑的迅速普及,对高性能低功耗的DDR接口电路的需求随之迅速增加。本文论述了在SMIC40LL工艺上实现了高性能、低功耗、小面积的DDR物理层IP技术,包括DDR物理层架构、DLL设计、IO设计和物理实现。该...
随着高性能消费电子如智能手机,平板电脑的迅速普及,对高性能低功耗的DDR接口电路的需求随之迅速增加。本文论述了在SMIC40LL工艺上实现了高性能、低功耗、小面积的DDR物理层IP技术,包括DDR物理层架构、DLL设计、IO设计和物理实现。该物理层IP可以在SS条件下达到1333Mbps的速率并在核心电压稍稍过压下达到1600Mbps的速率。
展开更多
关键词
DDR(双倍速率)
PHY(物理层)
DLL(延迟锁相环)
si
(
信号
完整性
)
PI(电源
完整性
)
CTS(时钟树综合)
在线阅读
下载PDF
职称材料
题名
基于SMIC40LL工艺的DDR物理层IP设计
被引量：
2
1
作者
戴颉
张浩
杜丽
王强
孔亮
机构
灿芯半导体(上海)有限公司
出处
《中国集成电路》
2013年第8期18-22,共5页
文摘
随着高性能消费电子如智能手机,平板电脑的迅速普及,对高性能低功耗的DDR接口电路的需求随之迅速增加。本文论述了在SMIC40LL工艺上实现了高性能、低功耗、小面积的DDR物理层IP技术,包括DDR物理层架构、DLL设计、IO设计和物理实现。该物理层IP可以在SS条件下达到1333Mbps的速率并在核心电压稍稍过压下达到1600Mbps的速率。
关键词
DDR(双倍速率)
PHY(物理层)
DLL(延迟锁相环)
si
(
信号
完整性
)
PI(电源
完整性
)
CTS(时钟树综合)
Keywords
DDR （ Double Data Rate ）
PHY （ Phy
si
cal Layer ）
DLL （ Delay Locked Loop ）
si
（
si
gnal Integrity ）
PI （ Power Integrity ）
CTS （ Clock Tree Synthe
si
s ）
分类号
TN47 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于SMIC40LL工艺的DDR物理层IP设计
戴颉
张浩
杜丽
王强
孔亮
《中国集成电路》
2013
2
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
