期刊文献+
共找到65篇文章
< 1 2 4 >
每页显示 20 50 100
用于HDTV视频解码器的高性能SDRAM控制器 被引量:11
1
作者 赵强 罗嵘 +1 位作者 汪蕙 杨华中 《电子与信息学报》 EI CSCD 北大核心 2007年第6期1332-1337,共6页
该文提出了一种适用于HDTV视频解码器的高性能SDRAM控制器。通过为SDRAM控制器设置多个端口并集成仲裁功能,该SDRAM控制器可以取代传统的总线+DMA结构,为解码器中的功能单元有效地分配存储器的带宽资源。该文提出的SDRAM控制器内建流水... 该文提出了一种适用于HDTV视频解码器的高性能SDRAM控制器。通过为SDRAM控制器设置多个端口并集成仲裁功能,该SDRAM控制器可以取代传统的总线+DMA结构,为解码器中的功能单元有效地分配存储器的带宽资源。该文提出的SDRAM控制器内建流水线式的地址和数据路径,配合SDRAM本身流水处理指令的特性,能够无延时地处理各个端口上的存储器访问请求,从而降低了对片上缓存的需求。仿真综合结果表明,该文设计的SDRAM控制器满足HDTV解码的性能要求,且与总线+DMA结构相比,片上缓存容量减少了约70%。 展开更多
关键词 HDTV sdram控制器 视频 解码
在线阅读 下载PDF
地震数据采集中基于FPGA的多DDR SDRAM控制器设计 被引量:11
2
作者 马灵 杨俊峰 +1 位作者 宋克柱 王砚方 《中国科学技术大学学报》 CAS CSCD 北大核心 2010年第9期939-945,共7页
实现高速大容量数据的无死时间乒乓存储是地震数据采集系统的一项关键技术,本设计采用在一片FPGA中,通过共享同一个PLL和DLL来实现2个DDR SDRAM控制器,应用于海上高精度地震拖缆采集与记录系统中光纤控制接口板上,完成对水下地震采集数... 实现高速大容量数据的无死时间乒乓存储是地震数据采集系统的一项关键技术,本设计采用在一片FPGA中,通过共享同一个PLL和DLL来实现2个DDR SDRAM控制器,应用于海上高精度地震拖缆采集与记录系统中光纤控制接口板上,完成对水下地震采集数据的接收、乒乓缓存、数据拼接及时序转道序功能.最终系统仿真和测试结果表明,该控制器能够在133MHz频率上稳定运行,达到了预期的设计目标. 展开更多
关键词 FPGA DDR sdram控制器 乒乓存储 SignalTapⅡ逻辑分析仪
在线阅读 下载PDF
高速图像存储系统中SDRAM控制器的实现 被引量:36
3
作者 王骞 丁铁夫 《液晶与显示》 CAS CSCD 北大核心 2006年第1期48-52,共5页
SDRAM作为大容量存储器在高速图像处理中具有很大的应用价值。但由于SDRAM的结构和SRAM不同,其控制比较复杂。文章详细介绍了SDRAM存储器的结构、接口信号和操作方法,以及SDRAM控制器的设计方法。结合实际系统,设计给出了使用FPGA实现SD... SDRAM作为大容量存储器在高速图像处理中具有很大的应用价值。但由于SDRAM的结构和SRAM不同,其控制比较复杂。文章详细介绍了SDRAM存储器的结构、接口信号和操作方法,以及SDRAM控制器的设计方法。结合实际系统,设计给出了使用FPGA实现SDRAM控制器的硬件接口,在Altera公司的主流FPGA芯片EP1C6Q240C8上,通过增加流水级数和将输出触发器布置在IO单元中,该控制器可达到185MHz的频率。 展开更多
关键词 FPGA sdram sdram控制器
在线阅读 下载PDF
基于Verilog HDL的DDR2 SDRAM控制器设计 被引量:4
4
作者 周亮 王娟 +2 位作者 胡畅华 杨明武 高挺挺 《合肥工业大学学报(自然科学版)》 CAS CSCD 北大核心 2010年第8期1253-1256,共4页
文章对适用DDR2 SDRAM控制器的结构、接口和时序进行了深入研究与分析,总结出一些控制器的关键技术特性,然后采用了自顶向下(TOP-DOWN)的设计方法,用Verilog硬件描述语言实现控制器,随后在Modelsi m6.1上通过软件功能仿真,用Synopsys公... 文章对适用DDR2 SDRAM控制器的结构、接口和时序进行了深入研究与分析,总结出一些控制器的关键技术特性,然后采用了自顶向下(TOP-DOWN)的设计方法,用Verilog硬件描述语言实现控制器,随后在Modelsi m6.1上通过软件功能仿真,用Synopsys公司的DC进行综合,通过Altera公司的FPGA进行硬件验证,结果表明控制器能完全胜任对DDR2 SDRAM的控制。 展开更多
关键词 DDR2 sdram 控制器 VERILOG HDL FPGA
在线阅读 下载PDF
基于DDR SDRAM控制器时序分析的模型 被引量:7
5
作者 程晓东 郑为民 唐志敏 《计算机工程》 CAS CSCD 北大核心 2005年第17期182-184,共3页
定义了时钟单位阶跃信号C(n),提出了一种利用带相对时钟坐标的逻辑方程表示逻辑信号的方法;通过对所设计的DDR SDRAM控制器的读写时序的分析,建立了控制器主要信号的时序表达式,并利用所建立的时钟逻辑方程对DDR控制器的读过程进行了简... 定义了时钟单位阶跃信号C(n),提出了一种利用带相对时钟坐标的逻辑方程表示逻辑信号的方法;通过对所设计的DDR SDRAM控制器的读写时序的分析,建立了控制器主要信号的时序表达式,并利用所建立的时钟逻辑方程对DDR控制器的读过程进行了简单的分析。这种方法可以应用到内存系统的带宽和延时估计方面,比较直观。 展开更多
关键词 时钟逻辑方程 DDR sdram控制器 时序模型
在线阅读 下载PDF
具有时间隐藏特性的数据块读写SDRAM控制器 被引量:3
6
作者 王斌 熊志辉 +2 位作者 陈立栋 谭树人 张茂军 《计算机工程》 CAS CSCD 北大核心 2009年第4期244-246,共3页
针对SDRAM控制器读写数据块访问延时长、速度慢的问题,提出时间隐藏技术,将其应用于SDRAM控制器的设计,采用FPGA实现。实验结果表明,时间隐藏技术有效缩短了数据块读写访问延时,提高了读写速度,写4×4数据块可节约时间52%,读8×... 针对SDRAM控制器读写数据块访问延时长、速度慢的问题,提出时间隐藏技术,将其应用于SDRAM控制器的设计,采用FPGA实现。实验结果表明,时间隐藏技术有效缩短了数据块读写访问延时,提高了读写速度,写4×4数据块可节约时间52%,读8×8数据块可节约时间44%。 展开更多
关键词 时间隐藏 数据块 sdram控制器
在线阅读 下载PDF
高速SDRAM控制器设计的FPGA实现 被引量:21
7
作者 张林 何春 《电子科技大学学报》 EI CAS CSCD 北大核心 2008年第S1期109-112,共4页
同步动态存储器(SDRAM)控制器通常用有限状态机实现,对于一般的设计方法,由于状态数量多,状态转换通常伴随大的组合逻辑而影响运行速度,因此,SDRAM控制器的速度限制了SDRAM存储器的访问速度。该文从结构优化入手来优化方法,利用状态机... 同步动态存储器(SDRAM)控制器通常用有限状态机实现,对于一般的设计方法,由于状态数量多,状态转换通常伴随大的组合逻辑而影响运行速度,因此,SDRAM控制器的速度限制了SDRAM存储器的访问速度。该文从结构优化入手来优化方法,利用状态机分解的思想将大型SDRAM控制状态机用若干小的子状态机实现,达到简化逻辑的目的,不仅提高了速度还节省了资源,对该类大型SDRAM控制器的实现有一定参考意义。 展开更多
关键词 现场可编程门阵列 高速状态机 sdram控制器 状态机分解
在线阅读 下载PDF
高速图像处理系统中DDR2-SDRAM接口的设计 被引量:15
8
作者 陈雨 陈科 安涛 《现代电子技术》 2011年第12期104-107,110,共5页
为了满足高速图像处理系统中需要高接口带宽和大容量存储的目的,采用了FPGA外接DDR2-SDRAM的设计方法,提出一种基于VHDL语言的DDR2-SDRAM控制器的方案,针对高速图像处理系统中的具体情况,在Xilinx的ML506开发板上搭建了简单的图像处理... 为了满足高速图像处理系统中需要高接口带宽和大容量存储的目的,采用了FPGA外接DDR2-SDRAM的设计方法,提出一种基于VHDL语言的DDR2-SDRAM控制器的方案,针对高速图像处理系统中的具体情况,在Xilinx的ML506开发板上搭建了简单的图像处理系统平台并进行了连续读/写标准VGA格式图像数据的实验,在显示端得到了清晰不掉帧的图像结果,具有结构简单和高速存取图像的特点。 展开更多
关键词 图像处理 DDR2-sdram控制器 FPGA 缓存设计
在线阅读 下载PDF
数字系统中SDRAM控制器的FPGA实现 被引量:4
9
作者 范继 吴小役 +1 位作者 王斌翊 胡江峰 《火炮发射与控制学报》 北大核心 2009年第4期38-41,共4页
在诸如目标监视、雷达数据处理等需要对图像数据进行高速处理的数字系统中,大量利用同步动态存储器(SDRAM)作为数据的缓存。针对SDRAM的工作原理和时序特点,提出了一种基于FPGA的SDRAM控制器实现方法。采用硬件描述语言(VHDL)在Quartus... 在诸如目标监视、雷达数据处理等需要对图像数据进行高速处理的数字系统中,大量利用同步动态存储器(SDRAM)作为数据的缓存。针对SDRAM的工作原理和时序特点,提出了一种基于FPGA的SDRAM控制器实现方法。采用硬件描述语言(VHDL)在Quartus7.2环境下进行了设计与仿真,较好地实现了各种工作状态之间的跳转,仿真结果也完全符合SDRAM所要求的控制时序。最后在Altera公司的FP-GA上利用设计的控制器对Micron公司的SDRAM进行了验证,监测结果显示,SDRAM能够很好地完成规定读写操作。参数化设计也使得该控制器具有较好的通用性。 展开更多
关键词 电子技术 FPGA sdram控制器设计 VHDL 状态机
在线阅读 下载PDF
实时视频采集系统的SDRAM控制器设计 被引量:7
10
作者 张文涛 王琼华 +1 位作者 李大海 张映权 《现代电子技术》 2009年第20期57-59,共3页
描述了一种在PAL→VGA的实时视频采集系统中图像数据处理的方法。针对实时视频采集系统一般使用2片SDRAM进行乒乓缓存的方式,给出一种使用一片SDRAM的不同BANK进行乒乓操作的相对容易实现的SDRAM控制器设计方法。该方法通过充分利用SDRA... 描述了一种在PAL→VGA的实时视频采集系统中图像数据处理的方法。针对实时视频采集系统一般使用2片SDRAM进行乒乓缓存的方式,给出一种使用一片SDRAM的不同BANK进行乒乓操作的相对容易实现的SDRAM控制器设计方法。该方法通过充分利用SDRAM的切换BANK存取操作并采用指令计数的方式进行读写状态转换,在PAL→VGA实时视频采集系统中实现了利用一片SDRAM进行图像缓存。它在实时视频采集系统中图像数据处理方面,具有良好的应用价值。 展开更多
关键词 视频采集 FPGA sdram控制器 乒乓操作
在线阅读 下载PDF
LED显示控制系统中SDRAM控制器的设计 被引量:3
11
作者 郑喜凤 尹柱霞 严飞 《液晶与显示》 CAS CSCD 北大核心 2009年第3期423-428,共6页
对应用在LED显示控制系统中的SDRAM控制器进行了设计,实现了256×64像素点的实时显示控制,采用XILINX公司的现场可编程逻辑器件(FPGA)XC3S250E作为系统的硬件载体。动态内存的采用打破了静态RAM的使用局限,具有频率高、空间大和成... 对应用在LED显示控制系统中的SDRAM控制器进行了设计,实现了256×64像素点的实时显示控制,采用XILINX公司的现场可编程逻辑器件(FPGA)XC3S250E作为系统的硬件载体。动态内存的采用打破了静态RAM的使用局限,具有频率高、空间大和成本低的优点。本控制器采用VHDL语言进行程序编写,核心部分由状态机组成并采用新颖的读写方式来提高系统的总线利用率,具有较好的系统性和通用性。 展开更多
关键词 LED显示控制系统 sdram控制器 现场可编程逻辑器件 VHDL
在线阅读 下载PDF
计算密集型体系集成DDR SDRAM控制器设计 被引量:3
12
作者 江先阳 刘新春 +2 位作者 张佩珩 孙凝晖 徐志伟 《计算机工程与科学》 CSCD 2006年第3期96-97,101,共3页
文章介绍了计算密集型体系解决存储器访问瓶颈的研究趋势。针对计算密集型体系的高数据访存需求,提出并在FPGA上实现了一种集成的DDR SDRAM控制器,其关键部分为固化初始化系列和专有的定制系统总线。仿真结果和分析表明,该控制器解决了... 文章介绍了计算密集型体系解决存储器访问瓶颈的研究趋势。针对计算密集型体系的高数据访存需求,提出并在FPGA上实现了一种集成的DDR SDRAM控制器,其关键部分为固化初始化系列和专有的定制系统总线。仿真结果和分析表明,该控制器解决了计算密集型体系的数据访问瓶颈。 展开更多
关键词 计算密集型体系 DDR sdram控制器 FPGA 仿真
在线阅读 下载PDF
面向逻辑设计的SDRAM控制器性能度量模型 被引量:3
13
作者 潘光荣 王沁 +1 位作者 齐悦 余美强 《计算机应用研究》 CSCD 北大核心 2009年第9期3432-3435,共4页
以SDRAM控制器为研究对象,探讨硬件逻辑设计时其性能度量的方法,通过建立一个硬件时钟周期级上的SDRAM控制器性能度量模型,在硬件逻辑实现的层次上实现了SDRAM控制器性能的评估。根据该性能度量模型,既可以分析已有设计的性能,又可以启... 以SDRAM控制器为研究对象,探讨硬件逻辑设计时其性能度量的方法,通过建立一个硬件时钟周期级上的SDRAM控制器性能度量模型,在硬件逻辑实现的层次上实现了SDRAM控制器性能的评估。根据该性能度量模型,既可以分析已有设计的性能,又可以启发SDRAM控制器的优化方案。在双向有线数字电视信道SoC系统平台上应用该度量模型对三个AMBA总线接口的SDRAM控制器实现方案的性能进行分析,从而验证该性能度量模型适用于评估和指导SDRAM控制器的设计。该实验方法还可以用来评价各个不同IP核提供商提供的SDRAM控制器IP核,以及评估SoC系统中一些其他IP核的性能。依据模型给出的量化分析信息,对优化设计具有启发性。 展开更多
关键词 sdram控制器 性能度量 逻辑设计 片上系统 IP核 AMBA总线
在线阅读 下载PDF
多总线地面测试设备中双SDRAM控制器的设计 被引量:3
14
作者 刘延飞 杨铁阡 +1 位作者 李琪 倪亮 《电讯技术》 北大核心 2011年第4期31-34,共4页
针对某型导弹多总线地面测试设备传输数据量大、传输速度高的要求,设计了一种基于乒乓操作的SDRAM控制器作为测试设备数据缓存器。详细介绍了以FPGA为主控器的设计方案,包括SDRAM内部接口设计、数据传输过程以及乒乓操作的实现方法。通... 针对某型导弹多总线地面测试设备传输数据量大、传输速度高的要求,设计了一种基于乒乓操作的SDRAM控制器作为测试设备数据缓存器。详细介绍了以FPGA为主控器的设计方案,包括SDRAM内部接口设计、数据传输过程以及乒乓操作的实现方法。通过图像发生装置将图像数据发送给测试总线,对控制器功能进行验证,数据读写速率稳定达到125 Mbit/s,证明本控制器具有良好的性能,能够满足多总线地面测试设备的需求。 展开更多
关键词 地面测试设备 多总线 sdram控制器 乒乓操作
在线阅读 下载PDF
基于CPLD与SDRAM的视频信号采集系统设计 被引量:2
15
作者 曹新莉 蒋飞 朱晔 《电力自动化设备》 EI CSCD 北大核心 2007年第9期100-103,共4页
设计研制了一种基于ARM7TDMI内核的32M嵌入式处理器AT91M40800的视频信号采集系统,可用于监控电气设备现场的工作状况,并对其中的同步动态存储器(SDRAM)控制部分作了详细的介绍。选用复杂可编程逻辑器件(CPLD)设计了一种通用的SDRAM控... 设计研制了一种基于ARM7TDMI内核的32M嵌入式处理器AT91M40800的视频信号采集系统,可用于监控电气设备现场的工作状况,并对其中的同步动态存储器(SDRAM)控制部分作了详细的介绍。选用复杂可编程逻辑器件(CPLD)设计了一种通用的SDRAM控制器。使用状态机的设计思想,采用Verilog硬件描述语言设计了时序控制程序,得到的SDRAM读写信号仿真波形图时序合理、逻辑正确。 展开更多
关键词 sdram控制器 状态机 视频信号 CPLD
在线阅读 下载PDF
基于FPGA的SDRAM控制器设计方案 被引量:25
16
作者 侯宏录 张文芳 《兵工自动化》 2012年第2期57-60,共4页
针对高速实时图像采集系统中数据量大需要缓存的问题,提出一种基于FPGA的SDRAM控制器设计方案。在分析SDRAM基本操作原理的基础上,通过引入状态机和仲裁机制,利用Verilog语言在QuartusII的开发环境中进行设计输入与仿真验证,实现了高速... 针对高速实时图像采集系统中数据量大需要缓存的问题,提出一种基于FPGA的SDRAM控制器设计方案。在分析SDRAM基本操作原理的基础上,通过引入状态机和仲裁机制,利用Verilog语言在QuartusII的开发环境中进行设计输入与仿真验证,实现了高速数据的缓存和传输。详细介绍各模块的具体设计方法以及整体设计的实现过程。实验测试结果表明:该控制器设计灵活、工作稳定可靠,成本低廉,可作为IP核应用于不同SOC的高速缓存系统中。 展开更多
关键词 控制器:sdram FPGA VERILOG
在线阅读 下载PDF
大面阵CCD图像实时显示系统中的SDRAM控制器设计 被引量:7
17
作者 王明富 杨世洪 《计算机应用》 CSCD 北大核心 2009年第5期1449-1451,共3页
在分析了同步动态随机存储器(SDRAM)的存储原理之后,针对大面阵CCD图像实时显示系统中的数据缓存问题,应用参数化设计思想,采用VHDL硬件描述语言在Xilinx公司的ISE开发环境下设计了一种较为通用的、接口简单的SDRAM控制器,并成功运用在... 在分析了同步动态随机存储器(SDRAM)的存储原理之后,针对大面阵CCD图像实时显示系统中的数据缓存问题,应用参数化设计思想,采用VHDL硬件描述语言在Xilinx公司的ISE开发环境下设计了一种较为通用的、接口简单的SDRAM控制器,并成功运用在大面阵CCD图像实时显示系统中,很好地完成了图像的存取任务。 展开更多
关键词 同步动态随机存储器 控制器 参数化设计 大面阵CCD 实时显示 现场可编程门阵列
在线阅读 下载PDF
TFT-LCD驱动中SDRAM控制器的仲裁器设计 被引量:2
18
作者 薛家祥 黄泽林 +1 位作者 沈栋 陈晓仕 《液晶与显示》 CAS CSCD 北大核心 2013年第6期877-882,共6页
针对TFT-LCD驱动中常用SDRAM控制器的不足,在FPGA器件上设计了SDRAM控制器的仲裁器;仲裁器根据TFT-LCD驱动的特点分配SDRAM控制器使用权,实现了在TFT-LCD正常显示的同时外部设备可在任意时刻连续地向SDRAM写入数据,而不出现数据丢失或... 针对TFT-LCD驱动中常用SDRAM控制器的不足,在FPGA器件上设计了SDRAM控制器的仲裁器;仲裁器根据TFT-LCD驱动的特点分配SDRAM控制器使用权,实现了在TFT-LCD正常显示的同时外部设备可在任意时刻连续地向SDRAM写入数据,而不出现数据丢失或者错误的现象。文章从FIFO深度、SDRAM突发长度和不同模块时钟频率等方面考虑,介绍了仲裁器的设计方法,给出了仲裁器各项参数值的设计公式。实验结果表明设计的有效性。 展开更多
关键词 TFT—LCD驱动 sdram控制器 仲裁器
在线阅读 下载PDF
基于FPGA的DDR SDRAM控制器设计与实现 被引量:9
19
作者 高群福 陈星 程越 《电子测量技术》 2011年第8期56-59,共4页
在高速数据采集系统中,高速大容量数据缓存成为1项关键技术。DDR SDRAM凭借其大容量、高数据传输速率和低成本优势,正在越来越多的被应用于高速数据采集系统中。采用Altera公司的Cyclone Ⅲ系列FPGA和MT46V16 M16 DDR SDRAM芯片作为硬... 在高速数据采集系统中,高速大容量数据缓存成为1项关键技术。DDR SDRAM凭借其大容量、高数据传输速率和低成本优势,正在越来越多的被应用于高速数据采集系统中。采用Altera公司的Cyclone Ⅲ系列FPGA和MT46V16 M16 DDR SDRAM芯片作为硬件平台,完成了DDR SDRAM控制器的设计,使用Signal Tap工具,完成了对控制器硬件测试与验证。 展开更多
关键词 DDR sdram FPGA 控制器 状态机 FIFO 数据通路
在线阅读 下载PDF
SDRAM控制器的FPGA设计及验证 被引量:2
20
作者 张富贵 陈宇熠 +2 位作者 吴雪梅 刘国志 沈明明 《中国农机化学报》 北大核心 2013年第5期238-242,共5页
为了在基于数字图像处理的变量喷雾系统中方便地对图像数据进行缓存,设计了一个基于FPGA的具有数据、地址和控制总线接口的SDRAM控制器。该控制器采用有限状态机的方法进行模块化设计,包括初始化状态机和读写命令控制状态机,并在命令状... 为了在基于数字图像处理的变量喷雾系统中方便地对图像数据进行缓存,设计了一个基于FPGA的具有数据、地址和控制总线接口的SDRAM控制器。该控制器采用有限状态机的方法进行模块化设计,包括初始化状态机和读写命令控制状态机,并在命令状态机中实现了SDRAM的自动刷新操作。在此基础上,对设计进行了仿真测试和FPGA硬件实现。结果表明:该控制器最高工作频率可达135MHz,具有接口简单、存取速度高的特点,可以较好满足变量喷雾系统中图像数据实时存取的要求。 展开更多
关键词 变量喷雾 sdram FPGA 控制器
在线阅读 下载PDF
上一页 1 2 4 下一页 到第
使用帮助 返回顶部