期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于前递预取的SoC内存控制器精准仿真方法
1
作者
李作骏
卢天越
陈明宇
《高技术通讯》
北大核心
2025年第5期480-489,共10页
本文提出一种基于现场可编辑门阵列(field programmable gate array,FPGA)的内存控制器性能精确仿真评估方法,通过高速可扩展接口(advanced extensible interface,AXI)总线前递、访存预取和数据缓存的方式解决了FPGA芯片内外访存时序需...
本文提出一种基于现场可编辑门阵列(field programmable gate array,FPGA)的内存控制器性能精确仿真评估方法,通过高速可扩展接口(advanced extensible interface,AXI)总线前递、访存预取和数据缓存的方式解决了FPGA芯片内外访存时序需求不一致的问题,从而实现了在真实处理器系统应用仿真场景下对内存控制器的精确性能评估。与香山开源第5代精简指令集计算机(reduced instruction set computer-five,RISC-V)处理器雁栖湖架构硅后芯片对比,SPEC CPU2006基准测试程序的执行时间平均偏差为1.29%,最大偏差为3.45%。该方法解决了因为内存控制器模型不准确而导致FPGA片上系统(system of chip,SoC)原型系统中真实应用仿真性能评估与流片后实际性能存在较大偏差的问题,同时无需进行大量修改就能用于任何支持AXI和双倍数据速率物理层接口(DDR PHY interface,DFI)协议的标准内存控制器精确仿真。
展开更多
关键词
内存控制器
现场可编辑门阵列
性能评估
双
倍数据
速率
动态
随机
访问
存储器
在线阅读
下载PDF
职称材料
基于比特重排的减少机顶盒芯片DDR接口SSN的方法
2
作者
梁骏
叶剑兵
+1 位作者
王洪海
张明
《电子学报》
EI
CAS
CSCD
北大核心
2014年第3期583-586,共4页
封装电感引起的SSN(Simultaneous Switching Noise,同步开关噪音)效应阻碍低成本QFP(Quad Flat Package,四方型扁平式封装)封装的机顶盒芯片的DDR SDRAM(Double Data Rate Static Random Access Memory,双速率静态随机访问存储器,DDR)...
封装电感引起的SSN(Simultaneous Switching Noise,同步开关噪音)效应阻碍低成本QFP(Quad Flat Package,四方型扁平式封装)封装的机顶盒芯片的DDR SDRAM(Double Data Rate Static Random Access Memory,双速率静态随机访问存储器,DDR)接口的传输频率.本文利用视频数据的相关性,及DDR颗粒的数据比特可以任意交换的特点,提出对DDR接口数据进行数据比特重排的方法来降低SSN效应.视频解码器使用到的数据在二维空间上高度相关.在DDR接口版图设计时将高比特位的数据与低比特位的数据在空间上交错放置,可使得DDR接口的电流分布更加平衡,减少通过封装寄生电感的平均电流,最终减少SSN.本文提出的方法成功用于台积电55rm工艺高清机顶盒芯片的设计.QFP封装的样片的DDR接口传输速率达到1066Mbps.
展开更多
关键词
DDR
sdram
(
双
速率
静态
随机
访问
存储器
)
SSN(同步开关噪音)
QFP(四方型扁平式封装)
比特重排
在线阅读
下载PDF
职称材料
题名
基于前递预取的SoC内存控制器精准仿真方法
1
作者
李作骏
卢天越
陈明宇
机构
中国科学院计算技术研究所先进计算机系统研究中心
中国科学院大学计算机科学与技术学院
出处
《高技术通讯》
北大核心
2025年第5期480-489,共10页
基金
国家重点研发计划(2022YFB4500403)资助项目。
文摘
本文提出一种基于现场可编辑门阵列(field programmable gate array,FPGA)的内存控制器性能精确仿真评估方法,通过高速可扩展接口(advanced extensible interface,AXI)总线前递、访存预取和数据缓存的方式解决了FPGA芯片内外访存时序需求不一致的问题,从而实现了在真实处理器系统应用仿真场景下对内存控制器的精确性能评估。与香山开源第5代精简指令集计算机(reduced instruction set computer-five,RISC-V)处理器雁栖湖架构硅后芯片对比,SPEC CPU2006基准测试程序的执行时间平均偏差为1.29%,最大偏差为3.45%。该方法解决了因为内存控制器模型不准确而导致FPGA片上系统(system of chip,SoC)原型系统中真实应用仿真性能评估与流片后实际性能存在较大偏差的问题,同时无需进行大量修改就能用于任何支持AXI和双倍数据速率物理层接口(DDR PHY interface,DFI)协议的标准内存控制器精确仿真。
关键词
内存控制器
现场可编辑门阵列
性能评估
双
倍数据
速率
动态
随机
访问
存储器
Keywords
memory controller
field programmable gate array
performance evaluation
double data rate
dynamic random access memory
分类号
TP302 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
基于比特重排的减少机顶盒芯片DDR接口SSN的方法
2
作者
梁骏
叶剑兵
王洪海
张明
机构
浙江大学信息与通信工程研究所
杭州国芯科技股份有限公司
出处
《电子学报》
EI
CAS
CSCD
北大核心
2014年第3期583-586,共4页
基金
国家自然科学基金(No.61072081
No.61271338)
国家科技重大专项(No.2009ZX01033-001-007)
文摘
封装电感引起的SSN(Simultaneous Switching Noise,同步开关噪音)效应阻碍低成本QFP(Quad Flat Package,四方型扁平式封装)封装的机顶盒芯片的DDR SDRAM(Double Data Rate Static Random Access Memory,双速率静态随机访问存储器,DDR)接口的传输频率.本文利用视频数据的相关性,及DDR颗粒的数据比特可以任意交换的特点,提出对DDR接口数据进行数据比特重排的方法来降低SSN效应.视频解码器使用到的数据在二维空间上高度相关.在DDR接口版图设计时将高比特位的数据与低比特位的数据在空间上交错放置,可使得DDR接口的电流分布更加平衡,减少通过封装寄生电感的平均电流,最终减少SSN.本文提出的方法成功用于台积电55rm工艺高清机顶盒芯片的设计.QFP封装的样片的DDR接口传输速率达到1066Mbps.
关键词
DDR
sdram
(
双
速率
静态
随机
访问
存储器
)
SSN(同步开关噪音)
QFP(四方型扁平式封装)
比特重排
Keywords
DDR
sdram
（Double Data Rate Static Random Access Memory）
SSN （Simultaneous Switching Noise）
QFP （Quad Flat Package）
bit rearrangement
分类号
TN47 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于前递预取的SoC内存控制器精准仿真方法
李作骏
卢天越
陈明宇
《高技术通讯》
北大核心
2025
0
在线阅读
下载PDF
职称材料
2
基于比特重排的减少机顶盒芯片DDR接口SSN的方法
梁骏
叶剑兵
王洪海
张明
《电子学报》
EI
CAS
CSCD
北大核心
2014
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
