期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
一种指令快速完成的ROB退休方案
1
作者 李晓明 杨军 孟建熠 《计算机工程与应用》 CSCD 北大核心 2015年第24期40-44,共5页
针对超标量处理器中长延时的指令长时占用重排序缓存的顶端引起流水线退休缓慢的问题,提出了一种将无异常风险的指令快速退休并将运算结果乱序回写的高效退休机制。该方案将结果缓存器与重排序缓存分离,其中结果缓存器作为运算结果回写... 针对超标量处理器中长延时的指令长时占用重排序缓存的顶端引起流水线退休缓慢的问题,提出了一种将无异常风险的指令快速退休并将运算结果乱序回写的高效退休机制。该方案将结果缓存器与重排序缓存分离,其中结果缓存器作为运算结果回写的缓存器,重排序缓存负责指令按序退休与精确异常的维护。重排序缓存单元在确认指令不会发生异常后,将指令从重排序缓存中快速退休,结果缓存器继续等待结果并进行乱序回写。实验结果表明,在硬件资源相同的情况下,通过提高重排序缓存器的使用效率,基于该方案的处理器相比于传统的按序退休处理器的性能平均提高33%。 展开更多
关键词 按序退休 重排序缓存 快速退休 乱序回写
在线阅读 下载PDF
新型体系结构概念──虚拟寄存器与并行的指令处理部件 被引量:3
2
作者 李三立 廖恒 《小型微型计算机系统》 CSCD 北大核心 1995年第6期6-11,共6页
随着程序对地址空间的需求日益提高,研究者提出了虚拟存储器概念,使程序访问的地址空间免受物理存储器的限制、随着面向寄存器的RISC技术发展以及多发射结构中指令调度的日益重要,我们提出了虚拟寄存器的新概念,使寄存器空间不... 随着程序对地址空间的需求日益提高,研究者提出了虚拟存储器概念,使程序访问的地址空间免受物理存储器的限制、随着面向寄存器的RISC技术发展以及多发射结构中指令调度的日益重要,我们提出了虚拟寄存器的新概念,使寄存器空间不受物理寄存器堆大小的束缚,有利于指令调度和寄存器重新命名技术,提高指令级并行性ILP。此外,现代新型RISC处理机都着重于加强数据处理部件中的执行并行度,忽略了放在存储器中指令的处理。我们提出了与数据处理部件能并行工作的指令处理部件设计;经过预处理的指令流提供给处理数据的多执行部件,从而可以进一步显著提高指令级并行性ILP。 展开更多
关键词 虚拟寄存器 指令处理部件 微处理机 体系结构
在线阅读 下载PDF
同时多线程微处理器分布式保留站结构的数据流技术
3
作者 杨洪斌 吴悦 刘权胜 《应用科学学报》 CAS CSCD 北大核心 2008年第2期188-193,共6页
为提高同时多线程微处理器数据流指令高效并行执行性能,提出一种7个部分组成的分布式保留站结构.分布式保留站结构的同时多线程微处理器中采用了线程独占重排序缓冲的提交机制及能够快速访问且硬件复杂度低的寄存器堆.两线程指令执行的... 为提高同时多线程微处理器数据流指令高效并行执行性能,提出一种7个部分组成的分布式保留站结构.分布式保留站结构的同时多线程微处理器中采用了线程独占重排序缓冲的提交机制及能够快速访问且硬件复杂度低的寄存器堆.两线程指令执行的结果表明数据流指令的并行度得到明显提高.对保留站、重排序缓冲提交机制及寄存器堆协同工作的功能进行验证与仿真,用综合工具完成逻辑综合. 展开更多
关键词 同时多线程微处理器 保留站 重排序缓冲 寄存器 执行部件
在线阅读 下载PDF
光盘刻录机性能研究
4
作者 乜勇 《陕西师范大学学报(自然科学版)》 CAS CSCD 北大核心 1999年第4期120-121,共2页
研究了光盘刻录机的性能,从光盘刻录机的使用入手,给出高性能刻录机应具备的性能参数.
关键词 光盘刻录机 接口 刻录速度 数据缓冲区
在线阅读 下载PDF
基于投机执行的两级退休机制
5
作者 段凌霄 孟建熠 李晓明 《计算机应用研究》 CSCD 北大核心 2015年第4期1032-1035,共4页
针对超标量处理器中指令长时间占用重排序缓存引起指令退休缓慢的问题,提出了一种基于投机执行的两级退休机制。该方案根据指令有无异常和预测错误风险将指令分为有风险指令和无风险指令,对重排序缓存进行轻量化改进,只有存在异常和预... 针对超标量处理器中指令长时间占用重排序缓存引起指令退休缓慢的问题,提出了一种基于投机执行的两级退休机制。该方案根据指令有无异常和预测错误风险将指令分为有风险指令和无风险指令,对重排序缓存进行轻量化改进,只有存在异常和预测风险的指令才允许进重排序缓存,在确认风险消除后将指令快速退休。重命名寄存器从重排序缓存分离,负责寄存器重命名和结果乱序回写。实验结果表明,在硬件资源相同的情况下,基于该方案的处理器比传统的按序退休处理器的性能平均提高28.8%以上。 展开更多
关键词 投机执行 重排序缓存 快速退休 乱序回写 超标量
在线阅读 下载PDF
超标量处理器乱序提交机制的研究与设计 被引量:3
6
作者 李昭 刘有耀 +1 位作者 焦继业 潘树朋 《计算机工程》 CAS CSCD 北大核心 2021年第4期180-186,共7页
针对超标量处理器中长周期执行指令延迟退休及持续译码导致的重排序缓存(ROB)阻塞问题,提出一种指令乱序提交机制。通过设计容量可配置的多缓存指令提交结构,实现存储器操作指令和ALU类型指令的分类退休,根据超标量处理器架构及性能需... 针对超标量处理器中长周期执行指令延迟退休及持续译码导致的重排序缓存(ROB)阻塞问题,提出一种指令乱序提交机制。通过设计容量可配置的多缓存指令提交结构,实现存储器操作指令和ALU类型指令的分类退休,根据超标量处理器架构及性能需求对目标缓存和存储缓存容量进行参数化配置降低流水线阻塞风险,同时利用指令目的寄存器编码提交模式加快指令提交速率。实验结果表明,该机制提高了单次指令提交数量,基于该机制的超标量处理器相比传统基于ROB顺序提交机制的超标量处理器在减少硬件开销的情况下平均IPC指数提升46%,相比基于值预测、乱序退休和组提交的超标量处理器平均IPC指数增益为19%,综合性能更优。 展开更多
关键词 超标量处理器 重排序缓存 指令分类退休 乱序提交 目的寄存器编码
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部