期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
4
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
RS码译码器的VLSI设计
被引量:
5
1
作者
方立
吕昕
邓次平
《兵工学报》
EI
CAS
CSCD
北大核心
2002年第3期422-425,共4页
本文主要研究RS码译码器的VLSI设计优化方法。分析RS码译码算法的原理 ,将适合计算机仿真计算的算法转换成适合硬件实现的结构 ,并对其进行优化。设计并实现在FPGA上可以工作在 10MHz时钟频率下的单周期硬件译码器。
关键词
rs码译码
器
VLSI设计
极高速集成电路硬件描述语言
现场可编程逻辑阵列
在线阅读
下载PDF
职称材料
实现Reed Solomon码译码的新电路——在普通基上用“比特串行乘法电路”实现RS码译码
被引量:
8
2
作者
邹世开
《电子学报》
EI
CAS
CSCD
北大核心
1999年第10期87-90,共4页
本文推出了在域GF(2 m)上用于RS码译码的两种新电路:普通基“比特串行序列乘法电路”和“比特串行乘法累加电路”,基本上以m 个与门代替了两个任意元素相乘的复杂乘法器,使译码电路大大简化.作为一个应用实例,详细阐明了...
本文推出了在域GF(2 m)上用于RS码译码的两种新电路:普通基“比特串行序列乘法电路”和“比特串行乘法累加电路”,基本上以m 个与门代替了两个任意元素相乘的复杂乘法器,使译码电路大大简化.作为一个应用实例,详细阐明了用它们构造的RS码纠删/纠错译码各步电路.
展开更多
关键词
普通基
rs码译码
译码
器
乘法器
在线阅读
下载PDF
职称材料
用普通基比特串行乘法电路实现(204,188)RS码译码
3
作者
邹世开
王学坤
《电讯技术》
2008年第2期61-67,共7页
用普通基比特串行乘法电路实现数字视频广播(DVB)中(204,188)RS码译码,使电路大大简化,并保持译码速率与视频信号比特和码速率一致,电路整齐规则,便于FPGA实现或专用集成电路设计,具有推广实用价值。
关键词
数字视频广播
rs码译码
FPGA
普通基比特串行乘法电路
在线阅读
下载PDF
职称材料
基于DCME算法的RS(255,223)码的译码器实现
4
作者
包涛
张会生
许家栋
《西北工业大学学报》
EI
CAS
CSCD
北大核心
2009年第4期549-553,共5页
针对RS(255,223)译码问题的特点,研究了一种新的DCME译码方法。相比于其它修正的Euclid算法,具有无需计算阶数,只需经过2t个时钟周期就可以完成关键方程求解的特点,有效地减少了硬件资源的开销及时序控制的复杂度。以错16位的极限情况为...
针对RS(255,223)译码问题的特点,研究了一种新的DCME译码方法。相比于其它修正的Euclid算法,具有无需计算阶数,只需经过2t个时钟周期就可以完成关键方程求解的特点,有效地减少了硬件资源的开销及时序控制的复杂度。以错16位的极限情况为例,完成了RS(255,223)译码器的FPGA实现,给出了译码过程中各步骤的仿真结果。采用此方法设计的RS(255,223)译码器具有控制单元简单、模块结构规则,易于FPGA实现,可用于高速场合等特点。
展开更多
关键词
译码
现场可编程门阵列
rs码译码
器
DCME算法
在线阅读
下载PDF
职称材料
题名
RS码译码器的VLSI设计
被引量:
5
1
作者
方立
吕昕
邓次平
机构
北京理工大学电子工程系
出处
《兵工学报》
EI
CAS
CSCD
北大核心
2002年第3期422-425,共4页
文摘
本文主要研究RS码译码器的VLSI设计优化方法。分析RS码译码算法的原理 ,将适合计算机仿真计算的算法转换成适合硬件实现的结构 ,并对其进行优化。设计并实现在FPGA上可以工作在 10MHz时钟频率下的单周期硬件译码器。
关键词
rs码译码
器
VLSI设计
极高速集成电路硬件描述语言
现场可编程逻辑阵列
Keywords
rs
decoder, VHSIC hardware description language, field programing gray array
分类号
TN919.32 [电子电信—通信与信息系统]
在线阅读
下载PDF
职称材料
题名
实现Reed Solomon码译码的新电路——在普通基上用“比特串行乘法电路”实现RS码译码
被引量:
8
2
作者
邹世开
机构
北京航空航天大学电子工程系
出处
《电子学报》
EI
CAS
CSCD
北大核心
1999年第10期87-90,共4页
文摘
本文推出了在域GF(2 m)上用于RS码译码的两种新电路:普通基“比特串行序列乘法电路”和“比特串行乘法累加电路”,基本上以m 个与门代替了两个任意元素相乘的复杂乘法器,使译码电路大大简化.作为一个应用实例,详细阐明了用它们构造的RS码纠删/纠错译码各步电路.
关键词
普通基
rs码译码
译码
器
乘法器
Keywords
conventional basis
bit serial multiplication circuits
decoding of reed solomon codes
分类号
TN764 [电子电信—电路与系统]
在线阅读
下载PDF
职称材料
题名
用普通基比特串行乘法电路实现(204,188)RS码译码
3
作者
邹世开
王学坤
机构
北京航空航天大学电子信息工程学院
出处
《电讯技术》
2008年第2期61-67,共7页
文摘
用普通基比特串行乘法电路实现数字视频广播(DVB)中(204,188)RS码译码,使电路大大简化,并保持译码速率与视频信号比特和码速率一致,电路整齐规则,便于FPGA实现或专用集成电路设计,具有推广实用价值。
关键词
数字视频广播
rs码译码
FPGA
普通基比特串行乘法电路
Keywords
DVB
decoding of Reed - Solomon code
FPGA
bit serial multiplication circuits in conven- tional basis
分类号
TN764 [电子电信—电路与系统]
TN911.22 [电子电信—通信与信息系统]
在线阅读
下载PDF
职称材料
题名
基于DCME算法的RS(255,223)码的译码器实现
4
作者
包涛
张会生
许家栋
机构
西北工业大学电子信息学院
出处
《西北工业大学学报》
EI
CAS
CSCD
北大核心
2009年第4期549-553,共5页
基金
国家高技术发展计划(863)-空间实验室高级在轨系统(AOS)关键技术研究及演示验证项目(2005AA741072)资助
文摘
针对RS(255,223)译码问题的特点,研究了一种新的DCME译码方法。相比于其它修正的Euclid算法,具有无需计算阶数,只需经过2t个时钟周期就可以完成关键方程求解的特点,有效地减少了硬件资源的开销及时序控制的复杂度。以错16位的极限情况为例,完成了RS(255,223)译码器的FPGA实现,给出了译码过程中各步骤的仿真结果。采用此方法设计的RS(255,223)译码器具有控制单元简单、模块结构规则,易于FPGA实现,可用于高速场合等特点。
关键词
译码
现场可编程门阵列
rs码译码
器
DCME算法
Keywords
decoding
field programmable gate arrays
rs
(255
223) decoder
DCME(degree computationless modified Euclid) algorithm
分类号
TN911.2 [电子电信—通信与信息系统]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
RS码译码器的VLSI设计
方立
吕昕
邓次平
《兵工学报》
EI
CAS
CSCD
北大核心
2002
5
在线阅读
下载PDF
职称材料
2
实现Reed Solomon码译码的新电路——在普通基上用“比特串行乘法电路”实现RS码译码
邹世开
《电子学报》
EI
CAS
CSCD
北大核心
1999
8
在线阅读
下载PDF
职称材料
3
用普通基比特串行乘法电路实现(204,188)RS码译码
邹世开
王学坤
《电讯技术》
2008
0
在线阅读
下载PDF
职称材料
4
基于DCME算法的RS(255,223)码的译码器实现
包涛
张会生
许家栋
《西北工业大学学报》
EI
CAS
CSCD
北大核心
2009
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部