期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到150篇文章
< 1 2 … 8 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
NA-ROB:基于RISC-V超标量处理器的改进 被引量：1
1
作者 景超霞 刘杰 +1 位作者 李洪奎 刘红海 《计算机应用研究》 北大核心 2025年第2期519-522,共4页
重排序缓存(ROB)是超标量处理器中的重要模块,用于确保乱序执行的指令能够正确地完成和提交。然而,在大规模超标量处理器中,存在ROB阻塞以及ROB容量有限的问题。为了解决上述问题并提高处理器性能,提出了零寄存器分配策略,通过将没有目... 重排序缓存(ROB)是超标量处理器中的重要模块,用于确保乱序执行的指令能够正确地完成和提交。然而,在大规模超标量处理器中,存在ROB阻塞以及ROB容量有限的问题。为了解决上述问题并提高处理器性能,提出了零寄存器分配策略,通过将没有目的寄存器的指令单独存储来避免占用ROB表项。同时,引入容量可动态调整的缓存结构(AROB),将长延时指令与普通指令分别存储在ROB和AROB中,以降低长延时指令导致的阻塞。改进后的超标量处理器被命名为NA-ROB,经过SPEC 2006基准测试程序的实验评估,结果表明,NA-ROB超标量处理器相比于传统的ROB超标量处理器,平均IPC提升了66%,同时ROB的阻塞概率降低了48%。因此,所提出的改进方法显著提升了处理器的整体性能和效率。 展开更多
关键词 risc-v指令集 超标量处理器 ROB AROB 零寄存器分配策略
在线阅读 下载PDF
应用级兼容RISC-V的混合指令集处理器
2
作者 孙彩霞 隋兵才 +3 位作者 邓全 郑重 倪晓强 王永文 《计算机工程与科学》 CSCD 北大核心 2023年第8期1347-1353,共7页
指令集架构的改变会导致处理器硬件平台发生变化,面向旧硬件平台编译的二进制应用程序将无法在新的硬件平台上继续运行。提出了一种应用级兼容多种指令集的混合指令集架构,基于该混合指令集架构的处理器可原生运行多种指令集的应用,能... 指令集架构的改变会导致处理器硬件平台发生变化,面向旧硬件平台编译的二进制应用程序将无法在新的硬件平台上继续运行。提出了一种应用级兼容多种指令集的混合指令集架构,基于该混合指令集架构的处理器可原生运行多种指令集的应用,能有效避免程序开发移植的重复工作或二进制翻译执行的性能损失。在自主研发的一款处理器基础上实现了应用级兼容RISC-V的混合指令集处理器。与单一指令集相比,应用级支持2种指令集带来的硬件开销仅增加了0.45%。FPGA原型系统成功启动了面向混合指令集架构移植的操作系统,并能正确运行2种指令集的应用,验证了混合指令集架构思想的可行性。RISC-V指令集下,Coremark性能为5.58/MHz,SPECint2006的性能为8.44/GHz,SPECfp2006的性能为10.75/GHz。 展开更多
关键词 混合指令集 risc-v 处理器 应用级 兼容
在线阅读 下载PDF
基于RISC-V的嵌入式多指令集处理器设计及实现 被引量：8
3
作者 成元虎 黄立波 +3 位作者 崔益俊 马胜 王永文 隋兵才 《电子学报》 EI CAS CSCD 北大核心 2021年第11期2081-2089,共9页
软件生态是限制RISC-V指令集架构发展的主要因素之一.让RISC-V处理器可以直接运行ARM Thumb二进制代码能在一定程度上缓解其在嵌入式领域中的软件生态问题.本文基于二进制翻译,通过硬件支持ARM Thumb的标志位、分支指令、条件执行,在RIS... 软件生态是限制RISC-V指令集架构发展的主要因素之一.让RISC-V处理器可以直接运行ARM Thumb二进制代码能在一定程度上缓解其在嵌入式领域中的软件生态问题.本文基于二进制翻译,通过硬件支持ARM Thumb的标志位、分支指令、条件执行,在RISC-V处理器上以较低的面积和功耗开销实现了对ARM Thumb程序的支持并获得了较好的性能.通过运行Embench基准程序套件,该处理器翻译运行ARM Thumb程序的平均性能能够到达直接运行RISC-V程序性能的75.5%.相较于仅使用二进制翻译支持ARM Thumb,该处理器运行ARM Thumb程序的性能提升了3.1倍,面积开销则下降了7.8%. 展开更多
关键词 risc-v ARM Thumb 体系结构 多指令集 微处理器 二进制翻译
在线阅读 下载PDF
基于RISC-V的卷积神经网络专用指令集处理器 被引量：5
4
作者 廖汉松 吴朝晖 李斌 《计算机工程》 CAS CSCD 北大核心 2021年第7期196-204,共9页
针对x86和ARM商用架构CPU因专利、授权导致定制成本过高和灵活性不够的问题,面向物联网领域提出一种基于RISC-V开源指令集的卷积神经网络(CNN)专用指令集处理器。通过自定义拓展指令调用加速器对轻量化CNN中的卷积和池化操作进行加速,... 针对x86和ARM商用架构CPU因专利、授权导致定制成本过高和灵活性不够的问题,面向物联网领域提出一种基于RISC-V开源指令集的卷积神经网络(CNN)专用指令集处理器。通过自定义拓展指令调用加速器对轻量化CNN中的卷积和池化操作进行加速,提高终端设备能效。在此过程中,配置CNN各层信息控制加速器进行分组运算,以适应不同大小的输入数据,同时调整加速器的数据通路,对耗时操作进行单独或结合运算,以适应不同的轻量化网络。FPGA平台验证结果表明,该处理器在100 MHz工作频率下推理Squeeze Net网络,耗时约40.89 ms,功耗为1.966 W,较手机处理器单核计算速度更快,与AMD Ryzen7 3700X、NVIDIA RTX2070 Super和Qualcomm Snapdragon 835平台相比,其消耗资源少、功耗低,在性能功耗比上也具有优势。 展开更多
关键词 risc-v指令集 卷积神经网络 领域专用架构 专用指令集处理器 硬件加速
在线阅读 下载PDF
支持FPGA动态重构的RISC-V扩展指令集设计与实现
5
作者 周炫锦 蔡刚 黄志洪 《计算机工程》 北大核心 2025年第5期229-238,共10页
目前实现动态重构的常用方法是通过片上接口进行配置,一般采用现场可编程门阵列(FPGA)官方提供的动态重构控制知识产权(IP)核,并通过系统总线与处理器相连。这种方法会占用较多静态部分的逻辑资源,并且限制了片上接口的运行频率。针对... 目前实现动态重构的常用方法是通过片上接口进行配置,一般采用现场可编程门阵列(FPGA)官方提供的动态重构控制知识产权(IP)核,并通过系统总线与处理器相连。这种方法会占用较多静态部分的逻辑资源,并且限制了片上接口的运行频率。针对这些问题,提出将FPGA抽象为大规模存储器的设计理念,构建DPRC动态重构控制指令集及配套应用程序编程接口(API),以优化逻辑资源占用量,消除缓冲延迟。指令集的实现以原有RV32IMC为基础,采用微指令序列控制片上接口部分,通过与数据通路紧密耦合来减少逻辑资源使用量,使用参数化多周期方案优化时序并确保通用性。实验结果表明,与传统方法相比,该系统中动态重构功能相关逻辑资源占用量减少84%,频率提高312%。相较于原有处理器,添加扩展指令集后处理器自身资源占用量仅增加5%,最差情况下扩展部分对时钟周期的影响小于0.2 ns,表明该动态重构控制方案具有低成本、高主频的特性。 展开更多
关键词 risc-v指令集 扩展指令集 动态重构 FPGA技术 大规模存储器
在线阅读 下载PDF
基于指令集模拟器的处理器建模与验证 被引量：7
6
作者 严迎建 徐劲松 +1 位作者 陈韬 刘军伟 《计算机工程》 CAS CSCD 北大核心 2008年第5期248-250,共3页
介绍处理器仿真建模技术以及指令集模拟器在其中的应用,讨论处理器ISA,MA模型建立以及指令精确、时钟精确的指令集模拟器实现方法,提出一种基于多线程技术的调试器集成方法,介绍指令集模拟器在一款密码专用微处理器开发过程中的具体应... 介绍处理器仿真建模技术以及指令集模拟器在其中的应用,讨论处理器ISA,MA模型建立以及指令精确、时钟精确的指令集模拟器实现方法,提出一种基于多线程技术的调试器集成方法,介绍指令集模拟器在一款密码专用微处理器开发过程中的具体应用方法。 展开更多
关键词 指令集模拟器 处理器建模 指令精确 时钟精确 流水线处理器
在线阅读 下载PDF
一种面向多媒体和通信应用的处理器指令集及架构实现 被引量：4
7
作者 王志君 梁利平 +3 位作者 吴凯 王光玮 洪钦智 罗汉青 《湖南大学学报（自然科学版）》 EI CAS CSCD 北大核心 2014年第10期108-114,共7页
提出了一种面向多媒体和通信应用的CPU和DSP一体化计算的指令集架构,并设计实现了一款基于该指令集架构的VLIW DSP处理器.该CPU和DSP融合指令集架构中的CPU指令兼容已有MIPS 4KC指令集,DSP指令为自主设计.针对多媒体和通信常用算法中并... 提出了一种面向多媒体和通信应用的CPU和DSP一体化计算的指令集架构,并设计实现了一款基于该指令集架构的VLIW DSP处理器.该CPU和DSP融合指令集架构中的CPU指令兼容已有MIPS 4KC指令集,DSP指令为自主设计.针对多媒体和通信常用算法中并行度高等特点,提出了多条基于像素操作、向量操作和复数操作的DSP指令,并详细说明了实现这些指令的关键功能模块的电路实现方法.实验结果表明,在多媒体的插值、重建以及通信的滤波、FFT等算法上,采用本文提出的面对特定应用的指令集具有较明显的优势.流片测试结果证明该指令集架构可实现且有效. 展开更多
关键词 面向特定应用指令集架构 CPU和DSP一体化 处理器 通信 多媒体
在线阅读 下载PDF
专用指令集安全处理器设计与VLSI实现 被引量：2
8
作者 陆荣华 曾晓洋 +2 位作者 韩军 顾叶华 麦浪 《小型微型计算机系统》 CSCD 北大核心 2007年第9期1724-1728,共5页
专用指令集处理器(ASIP)结合了ASIC协处理器的高效性与通用处理器的灵活性,在信息安全领域具有广泛的应用前景.本文针对RSA/ECC密码算法,提出了一种专用指令集安全处理器的设计与VLSI实现方案.本文的ASIP基于32位RISC架构,通过采用专用... 专用指令集处理器(ASIP)结合了ASIC协处理器的高效性与通用处理器的灵活性,在信息安全领域具有广泛的应用前景.本文针对RSA/ECC密码算法,提出了一种专用指令集安全处理器的设计与VLSI实现方案.本文的ASIP基于32位RISC架构,通过采用专用的指令集和特殊的运算单元,以较小的软硬件代价实现了密码算法的高效运算.本设计采用TSMC0.25μm标准CMOS工艺综合,核心电路等效门为28K,最高时钟频率可达到150MHz,完成一次1024位RSA算法仅需200毫秒. 展开更多
关键词 专用指令集处理器 RISC RSA ECC 安全
在线阅读 下载PDF
专用指令集处理器(ASIP)行为级设计方法研究 被引量：4
9
作者 陈艾 周学海 +2 位作者 李曦 王志刚 王峰 《计算机工程与应用》 CSCD 北大核心 2004年第29期44-46,152,共4页
由专用指令集处理器(ASIP)构成的片上系统(SoC)具有高效、灵活等优点。有效的ASIP行为级设计方法对于SoC设计具有重大意义。该文对ASIP行为级设计方法进行研究,提出了一种基于体系结构描述语言(ADL)的ASIP行为级设计方法,并介绍了基于... 由专用指令集处理器(ASIP)构成的片上系统(SoC)具有高效、灵活等优点。有效的ASIP行为级设计方法对于SoC设计具有重大意义。该文对ASIP行为级设计方法进行研究,提出了一种基于体系结构描述语言(ADL)的ASIP行为级设计方法,并介绍了基于该方法的可视化ASIP行为级设计平台xptools。 展开更多
关键词 专用指令集处理器 可重定向模拟 体系结构描述语言 设计空间搜索
在线阅读 下载PDF
专用指令集处理器(ASIP)系统级设计研究 被引量：4
10
作者 杨君 李曦 +1 位作者 王志刚 周学海 《系统工程与电子技术》 EI CSCD 北大核心 2006年第10期1572-1577,共6页
嵌入式系统的应用多样性和设计时效性特征对专用指令集处理器(application specific instructure setprocessor,ASIP)体系结构设计提出了挑战。提出一种ASIP设计平台A2IDE,它将ASIP的系统级设计任务划分为指令集、流水线和微结构三个层... 嵌入式系统的应用多样性和设计时效性特征对专用指令集处理器(application specific instructure setprocessor,ASIP)体系结构设计提出了挑战。提出一种ASIP设计平台A2IDE,它将ASIP的系统级设计任务划分为指令集、流水线和微结构三个层次,并采用体系结构描述语言驱动软件工具集自动生成和各层次上的设计空间搜索。对A2IDE的特点、架构进行了描述,并通过实验初步证明了A2IDE平台的有效性。 展开更多
关键词 专业指令集处理器 体系结构描述语言 设计空间搜索
在线阅读 下载PDF
面向专用指令集处理器设计的软硬件协同验证 被引量：2
11
作者 严迎建 杨志峰 任方 《计算机工程》 CAS CSCD 北大核心 2010年第6期241-243,共3页
为提高专用指令集处理器设计中的验证效率和覆盖率,将专用指令集处理器的寄存器传输级设计验证与汇编器、指令集模拟器等软件开发工具的测试相结合,提出一种软硬件协同验证方法。该方法按照覆盖率要求由软件自动产生测试程序和数据,将... 为提高专用指令集处理器设计中的验证效率和覆盖率,将专用指令集处理器的寄存器传输级设计验证与汇编器、指令集模拟器等软件开发工具的测试相结合,提出一种软硬件协同验证方法。该方法按照覆盖率要求由软件自动产生测试程序和数据,将利用汇编器产生的机器指令输入到指令集模拟器和硬件仿真工具分别进行软硬件仿真,通过软硬件仿真结果自动比对得出联合验证结果。实践证明,该方法能够有效提高验证效率和覆盖率,缩短验证周期。 展开更多
关键词 专用指令集处理器 硬件仿真 指令集模拟器 软硬件协同验证
在线阅读 下载PDF
自定义指令集处理器及其工具链设计 被引量：2
12
作者 杨庆庆 周晓方 杨鸿 《小型微型计算机系统》 CSCD 北大核心 2011年第2期333-338,共6页
针对一种可重构通信基带处理平台提出自定义的处理器指令集,对该指令集进行了编译器的移植和汇编器、连接器的设计,为该平台中的处理器建立了一套开发工具链,并进行了一系列测试.测试结果表明,本文提出的处理器指令集完全能够满足系统要... 针对一种可重构通信基带处理平台提出自定义的处理器指令集,对该指令集进行了编译器的移植和汇编器、连接器的设计,为该平台中的处理器建立了一套开发工具链,并进行了一系列测试.测试结果表明,本文提出的处理器指令集完全能够满足系统要求,建立的工具链能够生成高效的可执行代码. 展开更多
关键词 自定义指令集 处理器 编译器 LCC
在线阅读 下载PDF
可重构指令集处理器的代码优化生成算法研究 被引量：1
13
作者 张惠臻 王超 +1 位作者 李曦 周学海 《计算机研究与发展》 EI CSCD 北大核心 2012年第9期2018-2026,共9页
可重构指令集处理器能够适应多变的计算任务在性能和灵活性两方面的要求,而传统的编译后端技术无法为其生成高效的可执行代码,需要有新的代码生成方法.针对传统编译后端代码生成三阶段方法进行扩展的代码混合优化生成算法正是这样一种方... 可重构指令集处理器能够适应多变的计算任务在性能和灵活性两方面的要求,而传统的编译后端技术无法为其生成高效的可执行代码,需要有新的代码生成方法.针对传统编译后端代码生成三阶段方法进行扩展的代码混合优化生成算法正是这样一种方法.该算法很大程度地复用了原有的三阶段代码生成过程,同时针对可重构指令集具有动态性的特点,根据系统硬件资源和重构配置,扩展了针对可重构指令代码生成的优化处理,从而能够获得切合可重构指令集处理器体系结构特性的可执行代码.相关实验与分析说明了该算法针对硬件重构得到的新平台所做的可重构指令代码生成是有效的,能够较好地提高应用程序在新平台上的执行性能. 展开更多
关键词 可重构指令集处理器 编译后端 代码生成 指令选择 指令调度 性能优化
在线阅读 下载PDF
专用指令集处理器模型的研究 被引量：1
14
作者 余洁 王志刚 +1 位作者 周学海 李曦 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2008年第7期1125-1130,共6页
针对现有专用指令集处理器(ASIP)模型的不足和ASIP的特点,提出了一个新型的ASIP模型——xpMODEL.它以指令行为作为设计核心,引入指令行为有限状态机IB-EFSM建立指令操作的时序调度机制,通过原语操作完成行为中对处理器资源的调用,有效... 针对现有专用指令集处理器(ASIP)模型的不足和ASIP的特点,提出了一个新型的ASIP模型——xpMODEL.它以指令行为作为设计核心,引入指令行为有限状态机IB-EFSM建立指令操作的时序调度机制,通过原语操作完成行为中对处理器资源的调用,有效地对指令的流水化操作进行了建模.在对处理器资源的建模中,利用资源库描述处理器的部件、存储和连接,并通过抽象层和行为层的部件双层建模形式有效地支持了对ASIP中专用硬件和外围部件的描述.介绍了xpMODEL对一些复杂执行机制,如forwarding技术、动态调度技术、分支预测技术和中断技术建模的支持,说明了其建模能力相对于现有的ASIP模型的优势. 展开更多
关键词 专用指令集处理器 xpMODEL 指令行为有限状态机
在线阅读 下载PDF
可重定向的定制指令集处理器(ASIP)仿真技术研究 被引量：1
15
作者 王志刚 李曦 +1 位作者 周学海 余洁 《系统仿真学报》 EI CAS CSCD 北大核心 2007年第6期1249-1255,共7页
可重定向的定制指令集处理器(ASIP)仿真技术能够提高软硬件开发的协同程度,缩短ASIP的上市时间,是目前ASIP设计方法领域的研究热点之一。提出了一套基于ASIP模型(xpMODEL)的可重定向仿真技术,xpMODEL是一个具有三层架构的ASIP仿真模型,... 可重定向的定制指令集处理器(ASIP)仿真技术能够提高软硬件开发的协同程度,缩短ASIP的上市时间,是目前ASIP设计方法领域的研究热点之一。提出了一套基于ASIP模型(xpMODEL)的可重定向仿真技术,xpMODEL是一个具有三层架构的ASIP仿真模型,该模型以指令为核心,在支持ASIP的复杂流水机制、多层次并行、专有硬件等特点的同时,能够保证体系结构层精确的仿真。根据xpMODEL的三层架构,仿真器对指令的行为和微结构的操作进行了仿真,并利用ASAP的策略控制xpMODEL中指令的调度与操作时序的仿真,从而实现了仿真器的可重定向性。基于xpMODEL的可重定向仿真技术在支持仿真的精度、仿真复杂度和可重定向性实现的复杂度方面都优于现有可重定向仿真技术,具有广阔的应用前景。 展开更多
关键词 定制指令集处理器 仿真 可重定向 仿真模型
在线阅读 下载PDF
基于二进制插桩的共享指令集异构多核处理器进程迁移方法 被引量：1
16
作者 刘宏伟 邱吉 +1 位作者 高翔 陈云霁 《高技术通讯》 CAS CSCD 北大核心 2014年第1期23-28,共6页
研究了异构多核处理器进程迁移的特点,针对目前解决共享指令集异构多核处理器异构多核间进程迁移方法存在效率、代价、兼容性或者可编程性上的不足,提出了一种基于二进制插桩的进程迁移方法,该方法能够充分利用共享指令集异构多核的优势... 研究了异构多核处理器进程迁移的特点,针对目前解决共享指令集异构多核处理器异构多核间进程迁移方法存在效率、代价、兼容性或者可编程性上的不足,提出了一种基于二进制插桩的进程迁移方法,该方法能够充分利用共享指令集异构多核的优势,以很低的代价大大提升运行效率,并且无需修改源代码和编译系统,有良好的兼容性。在SPEC等测试程序上的实验数据表明,这种方法的效率为内核模拟的2.25倍。 展开更多
关键词 共享指令集(ISA) 异构多核处理器 进程迁移 二进制插桩 内核模拟
在线阅读 下载PDF
一种定制指令集处理器ASIP评估指标权重抽取技术 被引量：1
17
作者 王志刚 李曦 +1 位作者 周学海 余洁 《中国科学技术大学学报》 CAS CSCD 北大核心 2007年第2期184-188,共5页
针对现有的评估方法中,人为指定指标权重而导致的评估准确性低的问题,基于模糊数学中模糊判断矩阵的相关理论,提出一套ASIP评估指标权重的抽取方法.首先利用模糊矩阵对评估指标中任意两个指标的重要程度作出判断,并将判断的可靠程度量化... 针对现有的评估方法中,人为指定指标权重而导致的评估准确性低的问题,基于模糊数学中模糊判断矩阵的相关理论,提出一套ASIP评估指标权重的抽取方法.首先利用模糊矩阵对评估指标中任意两个指标的重要程度作出判断,并将判断的可靠程度量化,然后利用偏差函数求解最接近于ASIP设计者提供的模糊判断矩阵的一致性矩阵,从而获得ASIP评估指标权重. 展开更多
关键词 定制指令集处理器 ASIP多指标评估 ASIP评估指标权重抽取 模糊判断矩阵 判断可靠度
在线阅读 下载PDF
基于验证库的微处理器指令集验证方法 被引量：1
18
作者 龚令侃 王玉艳 章建雄 《计算机工程》 CAS CSCD 北大核心 2009年第3期86-88,共3页
指令集作为微处理器软件和硬件的分界线在计算机体系结构中占有重要地位。测试程序自动生成(RTPG)是微处理器指令集验证的主要方法之一。该文比较目前主流的RTPG技术和验证策略,提出基于验证库的随机测试程序生成工具。使用通用脚本语... 指令集作为微处理器软件和硬件的分界线在计算机体系结构中占有重要地位。测试程序自动生成(RTPG)是微处理器指令集验证的主要方法之一。该文比较目前主流的RTPG技术和验证策略,提出基于验证库的随机测试程序生成工具。使用通用脚本语言开发验证库和测试程序模板,针对不同验证阶段生成高质量的测试程序。测试结果表明,该方法实现简单,能达到较好的验证效果。 展开更多
关键词 微处理器 指令集验证 随机测试程序生成 验证库
在线阅读 下载PDF
专用指令集处理器(ASIP)评估方法研究 被引量：1
19
作者 余洁 刘方方 周学海 《计算机工程与设计》 CSCD 北大核心 2010年第22期4835-4838,4850,共5页
针对专用指令集处理器(ASIP)评估具有多属性维数、多目标类型、多数据类型的特点,提出一种基于比较的评估方法。在评估的不同阶段,选取不同的参照指标,对数据进行处理、集结,从而获取候选方案的排序向量。根据评估目标类型和数据信息类... 针对专用指令集处理器(ASIP)评估具有多属性维数、多目标类型、多数据类型的特点,提出一种基于比较的评估方法。在评估的不同阶段,选取不同的参照指标,对数据进行处理、集结,从而获取候选方案的排序向量。根据评估目标类型和数据信息类型选取特定的参照数据,进行数据信息与参照数据的比较;利用模糊矩阵对评估指标的重要程度进行两两比较,并对其进行一致性判断和修正,获取指标权值向量;最后,利用有序加权平均法获取各候选方案的综合属性值,并提出区间比较度的概念,为评估提供量化依据。实例计算表明了该方法的有效性。 展开更多
关键词 专用指令集处理器 多指标评估 指标接近度 区间比较度 模糊权重判断矩阵
在线阅读 下载PDF
基于RISC-V指令集的处理器及其运行环境设计
20
作者 李金凤 于德明 郭瑞华 《南方农机》 2023年第15期34-39,共6页
【目的】针对国内RISC-V的开源处理器的研究使用5级流水线且加入64位扩展集的设计方案较少,大多数的设计方案仅考虑功能方面的实现,对于性能的优化略有不足。【方法】课题组设计了一款基于RISC-V指令集架构的处理器,搭建了相应的运行环... 【目的】针对国内RISC-V的开源处理器的研究使用5级流水线且加入64位扩展集的设计方案较少,大多数的设计方案仅考虑功能方面的实现,对于性能的优化略有不足。【方法】课题组设计了一款基于RISC-V指令集架构的处理器,搭建了相应的运行环境,将分支指令跳转的条件判断提前到译码阶段,降低延迟;利用数据旁路传播技术优化数据冒险问题;采用2位Booth算法及保留进位加法器搭建的华莱士树结构实现乘法指令;设计高速缓存的存储结构获得更快的访问速度;使用DPI-C机制实现处理器与运行环境的交互。【结果】该设计最终完成的处理器以及运行环境成功运行并通过了C语言编写的RV641测试集的功能测试,此外通过运行性能测试程序CoreMark,得到CoreMark测试分数达到了3.38 CoreMark/MHz。【结论】设计的处理器性能优于国内其他开源的同级流水线的处理器,并且通过运行环境可以运行高级程序语言,处理器的开发和测试更加便利,达到了预期效果。 展开更多
关键词 risc-v指令集 处理器 运行环境 性能优化
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 8 下一页 到第 页
关于我们 | 版权声明 | 联系我们 | 帮助中心| 意见反馈
主办单位：上海市教育委员会
技术支持：重庆维普资讯有限公司
渝公网安备 50019002500403号
使用帮助 返回顶部