期刊文献+
共找到1,289篇文章
< 1 2 65 >
每页显示 20 50 100
五级流水线RISC-V微处理器的研究与设计 被引量:1
1
作者 张学镇 汪西虎 +1 位作者 董嗣万 张一泓 《计算机工程》 CAS CSCD 北大核心 2024年第8期345-352,共8页
针对嵌入式领域低开销、高性能的应用需求,设计一种基于RISC-V开源指令集架构的32 bit微处理器。采用顺序发射、顺序执行、乱序写回的五级流水线结构,实现了整型和乘除法指令集模块组合。为了应对流水线冲突,处理器采用动态分支预测技术... 针对嵌入式领域低开销、高性能的应用需求,设计一种基于RISC-V开源指令集架构的32 bit微处理器。采用顺序发射、顺序执行、乱序写回的五级流水线结构,实现了整型和乘除法指令集模块组合。为了应对流水线冲突,处理器采用动态分支预测技术,设计数据相关性控制和乱序写回机制。使用Verilog进行设计并采用先进高性能总线(AHB)和高级外围总线(APB)为互联总线协议构建片上系统(SoC)。在仿真环境下通过编写RV32IM汇编指令测试程序,完成对处理器逻辑功能的验证。在Vivado综合工具下添加时序约束和物理约束条件后,对处理器代码进行逻辑综合并分析处理器硬件资源利用情况,最后将综合生成的码流文件下载到Xilinx Artix-7(XC7A200T-2FBG484I)现场可编程门阵列(FPGA)开发板中并以50 MHz的主频运行CoreMark程序,CoreMark跑分达到3.25 CoreMark/MHz。实验结果表明,处理器性能跑分与ARM Cortex-M3系列处理器基本持平,在各项技术对比指标相同的前提下,所设计的处理器跑分均优于RISC-V处理器对比项。所设计的处理器逻辑功能正确,使用较低的硬件开销,取得相对较高的性能指标,适用于成本受限的高性能嵌入式应用领域。 展开更多
关键词 嵌入式 risc-v架构 五级流水线 分支预测 乱序写回 先进高性能总线
在线阅读 下载PDF
基于AHB总线的RISC-V微处理器设计与实现 被引量:17
2
作者 郝振和 焦继业 李雨倩 《计算机工程与应用》 CSCD 北大核心 2020年第20期52-58,共7页
在嵌入式应用中,为了满足小面积低功耗的设计需求,设计了一种支持RISC-V指令集架构的微处理器,系统采用2级流水结构,实现了RV32IMAC指令集。处理器采用AHB总线作为片上互连总线,可方便调用外部IP核进行功能拓展。在VCS环境下验证了该微... 在嵌入式应用中,为了满足小面积低功耗的设计需求,设计了一种支持RISC-V指令集架构的微处理器,系统采用2级流水结构,实现了RV32IMAC指令集。处理器采用AHB总线作为片上互连总线,可方便调用外部IP核进行功能拓展。在VCS环境下验证了该微处理器的逻辑功能,仿真结果表明该微处理器能够正常稳定运行。在面积、功耗和性能等方面与蜂鸟E203处理器以及ARM Cortex-M系列处理器进行了对比,该设计比蜂鸟E203处理器面积小了6%,功耗和性能上与Cortex-M0处理器相当。分析结果表明该处理器较适合在小面积、低功耗的嵌入式应用领域进行开发。 展开更多
关键词 嵌入式微处理器 risc-v AHB总线 IP核
在线阅读 下载PDF
用于低间隔加速部件控制的多线程无中断RISC-V处理器 被引量:1
3
作者 张伟伟 陈虎 《计算机工程与科学》 北大核心 2025年第5期787-796,共10页
为满足控制低间隔加速部件的需求,提出了一种多线程无中断的RV32I微处理器(MIRV)结构和相关软件系统。MIRV采用六级流水线单发射顺序执行结构,结合数据重定向技术解决了线程内指令间的大部分数据冲突问题。硬件支持4个线程的寄存器组和... 为满足控制低间隔加速部件的需求,提出了一种多线程无中断的RV32I微处理器(MIRV)结构和相关软件系统。MIRV采用六级流水线单发射顺序执行结构,结合数据重定向技术解决了线程内指令间的大部分数据冲突问题。硬件支持4个线程的寄存器组和程序计数器,采用粗粒度线程调度机制,能够在线程内数据冲突和控制冲突无法解决时实现零时间开销的线程切换。还提出了硬件与软件统一的信号机制,利用特定CSR寄存器实现线程对外部加速部件信号的等待和快速唤醒,通过软件信号处理实现多线程同步与互斥。MIRV综合后包含1811个LUT,主频为210 MHz。与PicoRV32和DarkRISCV相比,MIRV主频较高且拥有较为优秀的性能。在MK7160FA开发板上使用C语言实现了基于生产者-消费者模型的流水灯控制测试案例,在该实验中,从硬件定时器发出信号到软件产生外部LED的控制信号仅需要10个时钟周期,验证了MIRV对外部硬件事件信号的低延迟响应能力。MIRV具备较低的硬件资源占用量、优异的性能和高级语言编程能力,可作为多种低间隔加速部件的控制器。 展开更多
关键词 低间隔 多线程 无中断支持 risc-v 微控制器
在线阅读 下载PDF
NA-ROB:基于RISC-V超标量处理器的改进 被引量:1
4
作者 景超霞 刘杰 +1 位作者 李洪奎 刘红海 《计算机应用研究》 北大核心 2025年第2期519-522,共4页
重排序缓存(ROB)是超标量处理器中的重要模块,用于确保乱序执行的指令能够正确地完成和提交。然而,在大规模超标量处理器中,存在ROB阻塞以及ROB容量有限的问题。为了解决上述问题并提高处理器性能,提出了零寄存器分配策略,通过将没有目... 重排序缓存(ROB)是超标量处理器中的重要模块,用于确保乱序执行的指令能够正确地完成和提交。然而,在大规模超标量处理器中,存在ROB阻塞以及ROB容量有限的问题。为了解决上述问题并提高处理器性能,提出了零寄存器分配策略,通过将没有目的寄存器的指令单独存储来避免占用ROB表项。同时,引入容量可动态调整的缓存结构(AROB),将长延时指令与普通指令分别存储在ROB和AROB中,以降低长延时指令导致的阻塞。改进后的超标量处理器被命名为NA-ROB,经过SPEC 2006基准测试程序的实验评估,结果表明,NA-ROB超标量处理器相比于传统的ROB超标量处理器,平均IPC提升了66%,同时ROB的阻塞概率降低了48%。因此,所提出的改进方法显著提升了处理器的整体性能和效率。 展开更多
关键词 risc-v指令集 超标量处理器 ROB AROB 零寄存器分配策略
在线阅读 下载PDF
基于RISC-V的超标量处理器的ROB压缩方法 被引量:1
5
作者 王洁 付丹阳 《计算机工程与科学》 CSCD 北大核心 2024年第7期1185-1192,共8页
RISC-V指令集具有灵活可扩展的优势,向量扩展是其扩展指令集之一。在实现向量扩展时需要将向量指令拆分成多条微指令,如果每条微指令都占用一项重排序缓存(ROB),会存在一定的信息冗余,并且会减少CPU中并行执行的指令(in-flight指令)数量... RISC-V指令集具有灵活可扩展的优势,向量扩展是其扩展指令集之一。在实现向量扩展时需要将向量指令拆分成多条微指令,如果每条微指令都占用一项重排序缓存(ROB),会存在一定的信息冗余,并且会减少CPU中并行执行的指令(in-flight指令)数量,影响处理器性能。基于指令与微指令在ROB中的存储解耦方法,使用一个新的队列(RAB)存储每条微指令的目的寄存器的重命名映射关系等信息,每项ROB只存储其对应指令拆分的微指令的公共信息,ROB与RAB分别控制指令与微指令的提交与回滚,减少了存储信息冗余,缓解了由向量指令拆分的微指令过多导致的in-flight指令数量减少问题。在上述方法的基础上,同时实现了标量指令的ROB压缩,在ROB项数不变的情况下,增加了in-flight指令的最大数量。最终的仿真结果表明,此方法有效提高了处理器性能。 展开更多
关键词 risc-v 超标量 处理器 ROB压缩
在线阅读 下载PDF
基于动态时序裕量压缩的高性能处理器设计
6
作者 连子涵 何卫锋 《计算机工程与科学》 北大核心 2025年第2期219-227,共9页
传统的同步电路设计方法根据静态时序分析得到的关键路径确定工作频率,但是关键路径并不是每个周期都会被激发,在关键路径和实际激发路径之间存在动态时序裕量。为此,提出了一种基于指令级时序裕量压缩的高性能处理器设计方法,旨在最大... 传统的同步电路设计方法根据静态时序分析得到的关键路径确定工作频率,但是关键路径并不是每个周期都会被激发,在关键路径和实际激发路径之间存在动态时序裕量。为此,提出了一种基于指令级时序裕量压缩的高性能处理器设计方法,旨在最大化压缩动态时序裕量从而获得性能提升。搭建了时序分析平台自动化获取指令时序;设计了一种时序编码策略,在不增加硬件开销的基础上将时序信息通过指令编码传递到硬件,并在硬件层设计了时序译码及仲裁电路,根据指令时序编码相应调节时钟周期,从而实现了指令级动态时序裕量压缩。在一款基于RISC-V指令集的超标量处理器上完成所提方法的仿真验证,结果表明,相比传统设计方法,通过该方法最高可获得31%的性能提升。 展开更多
关键词 时序裕量 高性能 处理器 risc-v
在线阅读 下载PDF
面向嵌入式微处理器的高性能视频编解码算法 被引量:2
7
作者 李青燕 田军 《现代电子技术》 北大核心 2024年第10期34-38,共5页
针对高清和超高清视频,嵌入式微处理器在进行视频编解码时常常会受到资源的限制,导致输出的视频画面出现模糊的情况。为此,提出一种面向嵌入式微处理器的高性能视频编解码算法。利用最小平均绝对值误差作为匹配准则指标,预判断高性能视... 针对高清和超高清视频,嵌入式微处理器在进行视频编解码时常常会受到资源的限制,导致输出的视频画面出现模糊的情况。为此,提出一种面向嵌入式微处理器的高性能视频编解码算法。利用最小平均绝对值误差作为匹配准则指标,预判断高性能视频的失真率损耗,计算图像中最大交流系数总能量,获取高细节分块,感知运动视频;利用空时域条件下的边缘图获取视频编码的相邻像素权重,通过像素间距离获取超像素为前景区域的概率,对目标前景区域编码;采用最小化范数优化编码视频约束条件,利用拉格朗日乘子等价转换编码视频,根据训练冗余字典计算视频解码校正因子,完成最终的视频编解码。经实验证明,所提方法能有效地完成高性能视频编解码,保证视频质量,视频的编码率一直处于31.3 dB,相对稳定。 展开更多
关键词 嵌入式微处理器 视频编码 视频解码 边缘信息 交流系数 冗余字典 超像素
在线阅读 下载PDF
ARM微处理器技术课程思政实践与探索
8
作者 燕越 刘忠超 +1 位作者 刘尚争 李小真 《现代农机》 2024年第2期94-97,共4页
以ARM微处理器技术课程为例,阐述该课程各章节思政元素的融入内容,介绍课程思政建设思路与措施,通过课前将思政元素融入大纲、搭建课程思政教学平台,课中将课程思政与理论教学、实验教学及学科竞赛相结合,课后改进考核方法、将课程思政... 以ARM微处理器技术课程为例,阐述该课程各章节思政元素的融入内容,介绍课程思政建设思路与措施,通过课前将思政元素融入大纲、搭建课程思政教学平台,课中将课程思政与理论教学、实验教学及学科竞赛相结合,课后改进考核方法、将课程思政融入评价体系等措施,将思政元素全方位融入教学过程,做到知识教育与思政教育同向而行,全方位育人,有效提高课程教育教学质量。 展开更多
关键词 ARM微处理器技术 课程思政 工匠精神 理论实践结合 线上线下结合
在线阅读 下载PDF
中国计算机学会第二十八届计算机工程与工艺学术年会暨第十四届“微处理器技术”论坛征文通知
9
《小型微型计算机系统》 CSCD 北大核心 2024年第8期1952-1952,共1页
2024年中国计算机学会第二十八届计算机工程与工艺学术年暨第十四届“微处理器技术”论坛由中国计算机学会主办,中国计算机学会计算机工程与工艺专业委员会与哈尔滨工程大学联合承办,将于2024年10月中旬在哈尔滨召开.本次大会将邀请国... 2024年中国计算机学会第二十八届计算机工程与工艺学术年暨第十四届“微处理器技术”论坛由中国计算机学会主办,中国计算机学会计算机工程与工艺专业委员会与哈尔滨工程大学联合承办,将于2024年10月中旬在哈尔滨召开.本次大会将邀请国内外从事计算机系统设计与工程实现、先进微处理器技术相关领域研究的知名专家学者作精彩报告,欢迎大家到场参加年会和论坛. 展开更多
关键词 中国计算机学会 微处理器技术 计算机系统设计 工艺专业 哈尔滨工程大学 论坛 学术年会 征文通知
在线阅读 下载PDF
轻量级安全内存:RISC-V嵌入式微处理器安全增强 被引量:5
10
作者 牛世权 《计算机工程与科学》 CSCD 北大核心 2021年第8期1360-1365,共6页
近年来,针对嵌入式设备中硬件的新型攻击不断出现,严重威胁嵌入式设备的安全。特别是随着非易失性存储器开始被配备到嵌入式设备中,就需要考虑如何保护配备非易失性存储器的嵌入式设备的安全。安全内存,就是这样一种通过保护内存来增强... 近年来,针对嵌入式设备中硬件的新型攻击不断出现,严重威胁嵌入式设备的安全。特别是随着非易失性存储器开始被配备到嵌入式设备中,就需要考虑如何保护配备非易失性存储器的嵌入式设备的安全。安全内存,就是这样一种通过保护内存来增强嵌入式设备安全性的有效手段。通过设计一种安全内存加密引擎来实现安全内存。在保证该安全内存加密引擎足够轻量、开销低的同时,将其集成到RISC-V嵌入式微处理器中,并通过FPGA对该安全内存加密引擎进行了评估。评估结果表明,安全内存加密引擎能够在提升RISC-V嵌入式微处理器安全性的同时,保证其合理的访存性能以及较小的面积开销。研究结果具有良好的参考价值和应用前景。 展开更多
关键词 硬件安全 risc-v 安全内存加密引擎 高级加密标准 物理不可克隆函数
在线阅读 下载PDF
ARM微处理器体系结构及其嵌入式SOC 被引量:23
11
作者 蒋亚群 张春元 《计算机工程》 CAS CSCD 北大核心 2002年第11期4-6,共3页
嵌入式微处理器是体系结构研究领域的一个热点。文章从微处理器设计者的角度出发,对在嵌入式系统当中应用广泛的32位ARM微处理器系列的体系结构作了研究和探讨,简要介绍了3种当前市场上流行的、典型的基于ARM的SOC芯片。
关键词 ARM 微处理器 体系结构 嵌入式微处理器 SOC
在线阅读 下载PDF
DMR:兼容RISC-V架构的乱序超标量通用处理器核 被引量:2
12
作者 孙彩霞 郑重 +3 位作者 邓全 隋兵才 王永文 倪晓强 《计算机研究与发展》 EI CSCD 北大核心 2021年第6期1230-1233,共4页
DMR是由国防科技大学计算机学院自研的一款兼容RISC-V架构的乱序超标量通用处理器核,支持用户态(user-mode)、特权态(supervisor-mode)和机器态(machine-mode)三种特权级模式,兼容RV64G指令集规范,并进行了自定义向量扩展,虚存系统支持S... DMR是由国防科技大学计算机学院自研的一款兼容RISC-V架构的乱序超标量通用处理器核,支持用户态(user-mode)、特权态(supervisor-mode)和机器态(machine-mode)三种特权级模式,兼容RV64G指令集规范,并进行了自定义向量扩展,虚存系统支持Sv39和Sv48,物理地址为44b.DMR的单周期整数流水线为12级,指令乱序发射、顺序提交,指令发射宽度为4,实现了多个分布式调度队列,每拍最多可乱序调度9条指令执行.DMR采用覆盖率驱动的多层次、多平台的功能验证方法,已经在FPGA原型系统下成功启动Linux OS,CoreMark分数为5.12MHz,在14nm工艺下主频可达到2GHz. 展开更多
关键词 risc-v 乱序 超标量 处理器 通用CPU
在线阅读 下载PDF
一种面向微处理器验证的分层随机激励方法 被引量:7
13
作者 张欣 黄凯 +3 位作者 孟建熠 殷燎 严晓浪 葛海通 《计算机应用研究》 CSCD 北大核心 2010年第4期1284-1288,共5页
针对日趋复杂的微处理器功能验证,提出一种基于分层思想的受限随机激励产生方法,通过测试层、场景层、功能层和指令层的多层约束,实现随机激励在不同粒度范围的高度可控性,精炼测试空间,加快验证的收敛速度。采用可配置的功能库,将处理... 针对日趋复杂的微处理器功能验证,提出一种基于分层思想的受限随机激励产生方法,通过测试层、场景层、功能层和指令层的多层约束,实现随机激励在不同粒度范围的高度可控性,精炼测试空间,加快验证的收敛速度。采用可配置的功能库,将处理器功能行为单元作为随机激励的构建基础,产生逻辑功能与通信接口结合的随机激励,实现系列处理器的验证复用。CKCore处理器验证的实验结果表明,该方法与受限随机激励相比,在功能覆盖率相同的情况下,激励编写量减少60%;在仿真时间相同的情况下,功能和代码覆盖率分别改善10%和5%以上,有效提高处理器验证的质量和效率。 展开更多
关键词 分层 随机 激励 微处理器 功能 验证 约束
在线阅读 下载PDF
龙腾C1微处理器的功能验证 被引量:4
14
作者 安建峰 樊晓桠 +1 位作者 张盛兵 张山刚 《计算机工程与应用》 CSCD 北大核心 2005年第24期123-124,200,共3页
微处理器的功能验证是一项复杂而重要的工作。文章在进行龙腾C1微处理器的功能验证时,针对其指令集的特点,将指令集分为运算类和非运算类两种。根据两种指令各自不同的特点,文章分别提出了使用嵌入汇编语言的C语言参照模型和使用基于真... 微处理器的功能验证是一项复杂而重要的工作。文章在进行龙腾C1微处理器的功能验证时,针对其指令集的特点,将指令集分为运算类和非运算类两种。根据两种指令各自不同的特点,文章分别提出了使用嵌入汇编语言的C语言参照模型和使用基于真实处理器执行结果的TRACE文件参照模型。在参照模型基础之上,实现了仿真结果的自动检查和基于覆盖率的分析。同时,为了加速仿真验证的速度,使用了FPGA验证平台进行功能验证,可以运行操作系统级的测试程序。 展开更多
关键词 微处理器 验证 仿真 FPGA
在线阅读 下载PDF
实现AT切石英晶体振荡器微处理器温度补偿的新方法 被引量:9
15
作者 王喆垚 朱惠忠 +1 位作者 董永贵 冯冠平 《电子学报》 EI CAS CSCD 北大核心 2001年第2期215-217,共3页
本文介绍实现AT切石英晶体振荡器微处理器温度补偿的新方法———双频温度自测法 .AT切石英谐振器各泛音次数的频率温度曲线不同 ,利用基频与 3次泛音除一阶温度系数不同外其他各阶温度系数相等的特性 ,基频的 3倍频与 3次泛音频率的差... 本文介绍实现AT切石英晶体振荡器微处理器温度补偿的新方法———双频温度自测法 .AT切石英谐振器各泛音次数的频率温度曲线不同 ,利用基频与 3次泛音除一阶温度系数不同外其他各阶温度系数相等的特性 ,基频的 3倍频与 3次泛音频率的差频输出与温度近似成线性关系 .同时激励并测量基频和 3次泛音频率 ,经过微处理器计算差频实现谐振器温度自测并进行晶体振荡器的微处理器温度补偿 .与使用分立温度传感器相比 ,消除了测温元件与石英谐振器温度时间常数不同以及温度场梯度造成的测温误差 ,提高了测温和补偿精度 . 展开更多
关键词 石英谐振器 温度补偿 微处理器 振荡器
在线阅读 下载PDF
基于ARM微处理器的嵌入式数控系统 被引量:10
16
作者 范克东 肖世德 龚邦明 《制造技术与机床》 CSCD 北大核心 2006年第1期15-17,共3页
ARM是一种高性能、低功耗的微处理器。采用ARM开发机床数控系统可以降低硬件成本、提高系统集成度、增强稳定性,它相对于PC平台具有更多的优势。因此,采用ARM为硬件平台开发数控系统是一个不错的选择。
关键词 ARM 嵌入式 数控系统 微处理器 机床
在线阅读 下载PDF
微处理器功能验证程序生成 被引量:6
17
作者 姚英彪 刘鹏 +1 位作者 姚庆栋 肖志斌 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2006年第10期1484-1490,共7页
根据指令集构造的指令功能、语法格式和语义要求,建立了微处理器指令类型集合和指令操作数集合;以此为基础,为每个指令类型集合构建一个指令生成模型.根据指令生成模型、验证计划等创建微处理器功能验证程序模板,并结合微处理器流水线... 根据指令集构造的指令功能、语法格式和语义要求,建立了微处理器指令类型集合和指令操作数集合;以此为基础,为每个指令类型集合构建一个指令生成模型.根据指令生成模型、验证计划等创建微处理器功能验证程序模板,并结合微处理器流水线状态控制部件的有限状态机的基本状态转移路径,提出一种指令序列的功能验证方法.根据程序模板实现功能验证程序伪随机生成.实验结果表明:采用该方法可以高效生成功能覆盖率高、仿真时间短的RISC3200功能验证程序. 展开更多
关键词 功能验证 伪随机生成 微处理器 状态转移路径
在线阅读 下载PDF
先进微处理器体系结构及其发展趋势 被引量:8
18
作者 刘必慰 陈书明 汪东 《计算机应用研究》 CSCD 北大核心 2007年第3期16-20,26,共6页
为了进一步提高微处理器性能,提出了多种新颖的体系结构,如多核、流处理、PIM、可重构、多态等。这些新的体系结构从不同角度对微处理器发展中的问题提出了解决方法。概述了这些体系结构的特点,并对未来体系结构的发展趋势进行了预测。
关键词 体系结构 微处理器 多态计算体系结构
在线阅读 下载PDF
32位RISC微处理器FPGA验证平台设计与实现 被引量:7
19
作者 于海 樊晓桠 张盛兵 《计算机工程与应用》 CSCD 北大核心 2007年第5期110-112,共3页
微处理器的验证工作是一项复杂而重要的工作。针对传统的FPGA验证在板级验证过程中存在不能快速定位错误和调试方法单一等问题,同时结合“龙腾R2”微处理器的验证需求,设计了“龙腾R2”微处理器的FPGA验证平台,在该验证平台上成功进行... 微处理器的验证工作是一项复杂而重要的工作。针对传统的FPGA验证在板级验证过程中存在不能快速定位错误和调试方法单一等问题,同时结合“龙腾R2”微处理器的验证需求,设计了“龙腾R2”微处理器的FPGA验证平台,在该验证平台上成功进行了指令和VxWorks操作系统的测试。实践表明该验证平台大大缩短了验证周期,整个验证平台原理清晰,结构简单,扩展灵活、方便。 展开更多
关键词 微处理器 FPGA 验证平台 VXWORKS操作系统
在线阅读 下载PDF
一种基于JTAG的嵌入式微处理器片上可调试系统 被引量:18
20
作者 张伟 李兆麟 +1 位作者 张闯 汪东升 《计算机工程与应用》 CSCD 北大核心 2004年第12期1-4,51,共5页
文章提出了一种基于JTAG的嵌入式微处理器片上的可调试系统。该系统在JTAG工业标准的基础上,能够以较少的硬件开销支持指令/数据断点设置、单步执行、寄存器内容查看和设置、内存内容查看和设置、在线编程以及微处理器运行现场设置等调... 文章提出了一种基于JTAG的嵌入式微处理器片上的可调试系统。该系统在JTAG工业标准的基础上,能够以较少的硬件开销支持指令/数据断点设置、单步执行、寄存器内容查看和设置、内存内容查看和设置、在线编程以及微处理器运行现场设置等调试功能。文章首先介绍了嵌入式微处理器可调试设计的原理,其次介绍了嵌入式微处理器的调试系统设计,最后给出调试实例分析。 展开更多
关键词 嵌入式微处理器 片上可调试系统 JTAG
在线阅读 下载PDF
上一页 1 2 65 下一页 到第
使用帮助 返回顶部