期刊文献+
共找到24,484篇文章
< 1 2 250 >
每页显示 20 50 100
面向国产RISC-V芯片的高效高精度求和与点积算法
1
作者 李骥 邱琪 +4 位作者 张翔 肖调杰 孟祥飞 龚春叶 冯超超 《小型微型计算机系统》 北大核心 2025年第11期2798-2806,共9页
RISC-V作为一种新兴的开源精简指令集架构,是后摩尔时代处理器技术发展与创新的关键之一.浮点求和与点积运算是数值运算的基础组成部分,在众多领域应用广泛.目前RISC-V架构尚未适配兼具高精度和高效率的求和与点积运算算法,这是因为现... RISC-V作为一种新兴的开源精简指令集架构,是后摩尔时代处理器技术发展与创新的关键之一.浮点求和与点积运算是数值运算的基础组成部分,在众多领域应用广泛.目前RISC-V架构尚未适配兼具高精度和高效率的求和与点积运算算法,这是因为现有优化方案难以良好地平衡运算精度和效率,要么侧重于低精度算法效率,要么通过牺牲效率实现高精度运算.本文利用RVV(RISC-V Vector instruction set extension,RVV)矢量扩展指令,设计并实现了一种基于无误差变换技术的高效、高精度求和与点积算法.首先避免使用规约指令以防止运算精度降低,实现并优化两类运算基于RVV的向量化算法;其次根据算法中的数据依赖关系,对寄存器配置参数进行优化.最后针对算法核心步骤进行汇编优化,增加指令级并行度,提高流水线利用率.实验结果表明,与两类运算操作的原始算法相比,优化后的算法运算效率分别提高了4.4和4.2倍.优化后的算法与多精度库MPFR中的四精度算法有相同精度,但其运算效率明显优于后者,其计算速度与OpenBLAS的双精度计算速度相当. 展开更多
关键词 risc-v 点积 求和 无误差变换 高精度 向量化
在线阅读 下载PDF
面向RISC-V平台的安全高效固件可信平台模块设计与实现
2
作者 王杰 王鹃 《电子与信息学报》 北大核心 2025年第7期2385-2395,共11页
可信平台模块(TPM)作为提升系统安全性的核心技术,能够提供基于硬件的密钥管理、可信启动和远程认证等安全功能。然而,当前RISC-V平台普遍缺乏TPM支持,限制了其在嵌入式和云计算场景中的安全能力。为解决这一问题,该文设计并实现了RfTP... 可信平台模块(TPM)作为提升系统安全性的核心技术,能够提供基于硬件的密钥管理、可信启动和远程认证等安全功能。然而,当前RISC-V平台普遍缺乏TPM支持,限制了其在嵌入式和云计算场景中的安全能力。为解决这一问题,该文设计并实现了RfTPM——一种面向RISC-V平台的固件可信平台模块(fTPM)架构,无需额外硬件单元或安全扩展即可提供等效的安全功能。针对执行隔离、可信启动、高效通信和安全时钟等关键挑战,在RfTPM中,该文提出了创新解决方案,包括:基于RISC-V物理内存保护(PMP)机制的内存隔离以及结合DRAM物理不可克隆函数(PUF)与Flash锁定的静态数据保护、基于延迟度量扩展的可信启动机制、基于动态权限交换页的高效通信机制以及基于RISC-V硬件计时器的细粒度安全时钟。该文构建了RfTPM的原型系统,对其进行了安全性分析并在Genesys2 FPGA平台模拟的Rocket Core上进行了性能测试。实验结果表明,RfTPM在保证安全性的同时在大多数TPM命令处理中有比较显著的性能优势。 展开更多
关键词 可信平台模块 固件可信平台模块 risc-v 可信启动
在线阅读 下载PDF
基于RISC-V单片机的图像采集存储系统设计
3
作者 刘峰 孟令军 刘昕昊 《仪表技术与传感器》 北大核心 2025年第2期40-44,共5页
针对当前嵌入式图像抓拍存储系统体积大、功耗高,提出了一种体积小、功耗低、基于RISC-V单片机的图像采集存储系统。系统采用RISC-V架构的单片机CH565W作为系统主控,使用CMOS传感器作为图像采集前端,使用eMMC芯片作为图像存储介质。系... 针对当前嵌入式图像抓拍存储系统体积大、功耗高,提出了一种体积小、功耗低、基于RISC-V单片机的图像采集存储系统。系统采用RISC-V架构的单片机CH565W作为系统主控,使用CMOS传感器作为图像采集前端,使用eMMC芯片作为图像存储介质。系统测试结果表明:上位机可以实时显示分辨率为1 600 pixel×1 200 pixel、帧率为15 fps的视频,系统在低功耗模式下功耗为6.5 mW,系统正常工作时,整机功耗为750 mW,图像数据的平均存储速率为3.43 MB/s。 展开更多
关键词 risc-v CH565W 嵌入式 低功耗
在线阅读 下载PDF
RISC-V系统软件及软硬协同技术专题前言
4
作者 武延军 谢涛 +3 位作者 侯锐 张科 宋威 邢明杰 《软件学报》 北大核心 2025年第9期3917-3918,共2页
RISC-V技术的发展,一方面为操作系统、编译器等系统软件在设计实现、测试验证、安全可信等方向带来了新机遇和新挑战;另一方面,也推动了软硬协同设计、优化等技术的进一步创新与发展.近年来,RISC-V相关技术已逐渐成为国内外学者的关注... RISC-V技术的发展,一方面为操作系统、编译器等系统软件在设计实现、测试验证、安全可信等方向带来了新机遇和新挑战;另一方面,也推动了软硬协同设计、优化等技术的进一步创新与发展.近年来,RISC-V相关技术已逐渐成为国内外学者的关注点和研究热点.为此,组织了本专题与中国软件大会RISC-V系统软件及软硬协同技术论坛,探讨并交流最近一年以来,国内学者在相关研究中取得的新成果,旨在进一步推动国内RISC-V相关的技术发展和生态建设,促进学术交流. 展开更多
关键词 软硬协同 risc-v技术 系统软件 操作系统
在线阅读 下载PDF
基于RISC-V的农田智能灌溉控制系统研究 被引量:3
5
作者 王猛 王凯 +4 位作者 张杰 杨张青 赵巧丽 秦一浪 李国强 《农机化研究》 北大核心 2025年第5期51-58,共8页
为提高农田灌溉水分利用率,明确不同土质对灌溉量的影响,利用RISC-V架构芯片构建了一种基于模型的灌溉控制系统。该系统以GD32VF103VBT6芯片为核心MCU,包括主控制器、通信、传感器、灌溉量计算和安全作业等功能模块。通过量化不同类型... 为提高农田灌溉水分利用率,明确不同土质对灌溉量的影响,利用RISC-V架构芯片构建了一种基于模型的灌溉控制系统。该系统以GD32VF103VBT6芯片为核心MCU,包括主控制器、通信、传感器、灌溉量计算和安全作业等功能模块。通过量化不同类型土壤水分运移动态的差异,依据土壤中沙粒、黏粒等组分比例,构建了适用于不同土壤质地的灌溉量估算模型。系统结合土壤墒情传感器获取的田间实时墒情数据,计算各轮灌区域最佳灌溉量,并根据灌溉量控制各灌区电磁阀开启时间,实现自动灌溉。该系统具有测墒灌溉、远程控制、水肥一体化灌溉、自动化轮灌等功能。研究结果表明:与传统农户经验灌溉方式相比,该系统能够显著降低作物灌溉量17.3%,但对籽粒产量的影响较小,仅降低了0.16%;与土壤水分动态平衡模型相比,该系统灌溉量降低了9.2%,产量提高了0.19%。此系统的研究和应用在保证作物产量稳定的前提下,能有效降低农田灌溉量,对发展智慧节水农业有重要意义。 展开更多
关键词 灌溉控制系统 risc-v 土壤质地 节水灌溉 灌溉量模型
在线阅读 下载PDF
基于多操作数的RISC-V指令集设计与功能优化方法 被引量:1
6
作者 张钰儿 席宇浩 刘鹏 《计算机工程与科学》 北大核心 2025年第6期968-975,共8页
RISC-V架构凭借其开放性和模块化的指令集架构(ISA)设计,为特定应用及其软件生态系统的定制指令集成提供了良好支持,使其能够高效处理复杂算法并执行重复性操作。然而,由于操作数数量的限制,为RISC-V处理器设计加速指令仍面临挑战。传... RISC-V架构凭借其开放性和模块化的指令集架构(ISA)设计,为特定应用及其软件生态系统的定制指令集成提供了良好支持,使其能够高效处理复杂算法并执行重复性操作。然而,由于操作数数量的限制,为RISC-V处理器设计加速指令仍面临挑战。传统处理器加速方法通常采用“2输入1输出”模型,这在一定程度上限制了复杂操作的灵活性与执行效率。为突破该限制,提出了一种多操作数增强指令集的设计方法。该方法通过引入多操作数加速机制,突破了传统模型的结构性约束,为多输入多输出任务提供了灵活的指令接口。为验证所提机制的有效性,基于Western Digital开源的RISC-V VeeR EH1处理器核实现了该设计,并在FPGA平台上进行了基准测试,涵盖SHA-256,SHA-1以及FIR/IIR滤波器等典型算法。实验结果表明,在FPGA平台上的逻辑资源开销控制在3%以内的情况下,处理器性能最高提升可达14%。与传统“2输入1输出”加速方法相比,所提出的增强指令集设计能够显著提升RISC-V在复杂任务处理中的性能,展示了其在嵌入式计算和专用加速领域的潜在优势。 展开更多
关键词 risc-v 自定义指令 软硬件协同设计
在线阅读 下载PDF
用于低间隔加速部件控制的多线程无中断RISC-V处理器 被引量:1
7
作者 张伟伟 陈虎 《计算机工程与科学》 北大核心 2025年第5期787-796,共10页
为满足控制低间隔加速部件的需求,提出了一种多线程无中断的RV32I微处理器(MIRV)结构和相关软件系统。MIRV采用六级流水线单发射顺序执行结构,结合数据重定向技术解决了线程内指令间的大部分数据冲突问题。硬件支持4个线程的寄存器组和... 为满足控制低间隔加速部件的需求,提出了一种多线程无中断的RV32I微处理器(MIRV)结构和相关软件系统。MIRV采用六级流水线单发射顺序执行结构,结合数据重定向技术解决了线程内指令间的大部分数据冲突问题。硬件支持4个线程的寄存器组和程序计数器,采用粗粒度线程调度机制,能够在线程内数据冲突和控制冲突无法解决时实现零时间开销的线程切换。还提出了硬件与软件统一的信号机制,利用特定CSR寄存器实现线程对外部加速部件信号的等待和快速唤醒,通过软件信号处理实现多线程同步与互斥。MIRV综合后包含1811个LUT,主频为210 MHz。与PicoRV32和DarkRISCV相比,MIRV主频较高且拥有较为优秀的性能。在MK7160FA开发板上使用C语言实现了基于生产者-消费者模型的流水灯控制测试案例,在该实验中,从硬件定时器发出信号到软件产生外部LED的控制信号仅需要10个时钟周期,验证了MIRV对外部硬件事件信号的低延迟响应能力。MIRV具备较低的硬件资源占用量、优异的性能和高级语言编程能力,可作为多种低间隔加速部件的控制器。 展开更多
关键词 低间隔 多线程 无中断支持 risc-v 微控制器
在线阅读 下载PDF
NA-ROB:基于RISC-V超标量处理器的改进 被引量:1
8
作者 景超霞 刘杰 +1 位作者 李洪奎 刘红海 《计算机应用研究》 北大核心 2025年第2期519-522,共4页
重排序缓存(ROB)是超标量处理器中的重要模块,用于确保乱序执行的指令能够正确地完成和提交。然而,在大规模超标量处理器中,存在ROB阻塞以及ROB容量有限的问题。为了解决上述问题并提高处理器性能,提出了零寄存器分配策略,通过将没有目... 重排序缓存(ROB)是超标量处理器中的重要模块,用于确保乱序执行的指令能够正确地完成和提交。然而,在大规模超标量处理器中,存在ROB阻塞以及ROB容量有限的问题。为了解决上述问题并提高处理器性能,提出了零寄存器分配策略,通过将没有目的寄存器的指令单独存储来避免占用ROB表项。同时,引入容量可动态调整的缓存结构(AROB),将长延时指令与普通指令分别存储在ROB和AROB中,以降低长延时指令导致的阻塞。改进后的超标量处理器被命名为NA-ROB,经过SPEC 2006基准测试程序的实验评估,结果表明,NA-ROB超标量处理器相比于传统的ROB超标量处理器,平均IPC提升了66%,同时ROB的阻塞概率降低了48%。因此,所提出的改进方法显著提升了处理器的整体性能和效率。 展开更多
关键词 risc-v指令集 超标量处理器 ROB AROB 零寄存器分配策略
在线阅读 下载PDF
Cloud edge integrated security architecture of new cloud manufacturing system 被引量:1
9
作者 ZHAO Longbo LI Bohu YUAN Haitao 《Journal of Systems Engineering and Electronics》 SCIE CSCD 2024年第5期1177-1189,共13页
With the rapid development of cloud manufacturing technology and the new generation of artificial intelligence technology,the new cloud manufacturing system(NCMS)built on the connotation of cloud manufacturing 3.0 pre... With the rapid development of cloud manufacturing technology and the new generation of artificial intelligence technology,the new cloud manufacturing system(NCMS)built on the connotation of cloud manufacturing 3.0 presents a new business model of“Internet of everything,intelligent leading,data driving,shared services,cross-border integration,and universal innovation”.The network boundaries are becoming increasingly blurred,NCMS is facing security risks such as equipment unauthorized use,account theft,static and extensive access control policies,unauthorized access,supply chain attacks,sensitive data leaks,and industrial control vulnerability attacks.Traditional security architectures mainly use information security technology,which cannot meet the active security protection requirements of NCMS.In order to solve the above problems,this paper proposes an integrated cloud-edge-terminal security system architecture of NCMS.It adopts the zero trust concept and effectively integrates multiple security capabilities such as network,equipment,cloud computing environment,application,identity,and data.It adopts a new access control mode of“continuous verification+dynamic authorization”,classified access control mechanisms such as attribute-based access control,rolebased access control,policy-based access control,and a new data security protection system based on blockchain,achieving“trustworthy subject identity,controllable access behavior,and effective protection of subject and object resources”.This architecture provides an active security protection method for NCMS in the digital transformation of large enterprises,and can effectively enhance network security protection capabilities and cope with increasingly severe network security situations. 展开更多
关键词 new cloud manufacturing system(NCMS) integrated cloud-edge-terminal security system architecture zero trust
在线阅读 下载PDF
规则导向的ARM到RISC-V intrinsics函数迁移
10
作者 蒲文濠 朱家鑫 +1 位作者 陈伟 李慧 《广西大学学报(自然科学版)》 北大核心 2025年第2期336-348,共13页
RISC-V是当前学术界与产业界重点关注的新一代精简指令集架构,为了加速RISC-V软件生态的构建,将ARM架构软件移植到RISC-V架构是一种高效且实用的策略。其中intrinsics函数作为优化代码的常用方式之一被广泛使用。针对现有ARM NEON intri... RISC-V是当前学术界与产业界重点关注的新一代精简指令集架构,为了加速RISC-V软件生态的构建,将ARM架构软件移植到RISC-V架构是一种高效且实用的策略。其中intrinsics函数作为优化代码的常用方式之一被广泛使用。针对现有ARM NEON intrinsics函数迁移工具适配版本低、覆盖函数少、适用软件范围有限等问题,提出一种基于ARM NEON到RISC-V向量扩展的完整数据类型映射与1 618条intrinsics函数映射关系的迁移方法,有效弥补了现有ARM NEON intrinsics函数迁移领域的不足。实验结果表明,所建立的映射关系覆盖各类软件中常用的intrinsics函数,能有效满足广泛的各类软件包迁移需求。基于该映射关系,提出了相应的自动迁移方法,实现了不修改或仅修改少量代码的迁移效果。 展开更多
关键词 risc-v ARM NEON RVV intrinsics函数 软件迁移 函数迁移
在线阅读 下载PDF
基于RISC-V VLIW架构的混合指令调度算法
11
作者 李奕瑾 杜绍敏 +3 位作者 赵家程 王雪莹 查永权 崔慧敏 《软件学报》 北大核心 2025年第9期3937-3953,共17页
指令级并行是处理器体系结构研究的经典难题.VLIW架构是数字信号处理器领域中提升指令级并行的一种常用架构.VLIW架构的指令发射顺序是由编译器决定的,因此其指令级并行的性能强依赖于编译器的指令调度.为了探索RISC-V VLIW架构的扩展潜... 指令级并行是处理器体系结构研究的经典难题.VLIW架构是数字信号处理器领域中提升指令级并行的一种常用架构.VLIW架构的指令发射顺序是由编译器决定的,因此其指令级并行的性能强依赖于编译器的指令调度.为了探索RISC-V VLIW架构的扩展潜力,丰富RISC-V生态,研究RISC-V VLIW架构的指令调度算法优化.针对单个调度区域,整数线性规划调度算法能够得到调度最优解但复杂度较高,表调度算法复杂度较低但无法得到调度最优解.为了结合两种调度算法的优点,提出了一种IPC理论模型指导的混合指令调度算法,即通过IPC理论模型定位到表调度未达最优解的调度区域,再对该调度区域进一步实施整数线性规划调度算法.该理论模型基于数据流分析技术协同考虑指令依赖和硬件资源,能够以线性复杂度给出IPC的理论上界.混合调度的核心在于IPC理论模型的准确性,理论模型准确率为95.74%.在给定的测评基准上,提出的理论模型应用于混合指令调度时,能够平均认定94.62%的调度区域在表调度下已达最优解,因此仅有5.38%的调度区域需再进行整数线性规划调度.该混合调度算法能够以接近表调度的复杂度达到整数线性规划调度的调度效果. 展开更多
关键词 risc-v 超长指令字(VLIW) 整数线性规划(ILP) 表调度 理论模型
在线阅读 下载PDF
RISC-V架构下的懒惰影子页表模型
12
作者 李传东 衣然 +2 位作者 罗英伟 汪小林 王振林 《软件学报》 北大核心 2025年第9期3970-3984,共15页
内存虚拟化作为虚拟化技术的核心组成部分,直接影响虚拟机的整体性能.目前,主流的内存虚拟化方法在两维地址翻译开销与页表同步开销之间面临权衡.传统的影子页表模型通过一套由软件维护的页表,实现了与原生(native)环境相当的地址翻译性... 内存虚拟化作为虚拟化技术的核心组成部分,直接影响虚拟机的整体性能.目前,主流的内存虚拟化方法在两维地址翻译开销与页表同步开销之间面临权衡.传统的影子页表模型通过一套由软件维护的页表,实现了与原生(native)环境相当的地址翻译性能.然而,由于影子页表的同步依赖于基于写保护的机制,频繁的虚拟机退出(VM-exit)会严重影响系统性能.相对而言,嵌套页表模型依靠硬件辅助虚拟化,允许虚拟机的客户页表直接加载到内存管理单元中,从而避免了页表同步的开销.然而,这种方法的两维页表遍历却显著降低了地址翻译效率.基于RISC-V架构下的特权级模型和虚拟化硬件特性,提出了一种懒惰影子页表模型LSP(lazy shadow paging),在保留影子页表的地址翻译高效性的同时降低了页表同步开销.懒惰影子页表模型深入分析了客户机对页表页的访问模式,将页表同步与转址旁路缓存(translation lookaside buffer,TLB)刷新操作绑定以降低虚拟机退出的数量.然后,利用RISC-V架构中对TLB的细粒度刷新且可拦截的特性,无效化需同步的影子页表项,将页表同步的软件开销推迟到了首次访问该页面的时刻.此外,懒惰影子页表模型利用RISC-V架构中全新的特权级模型,设计了TLB拦截的快速路径,进一步减少了虚拟机退出带来的软件开销.实验结果表明,在基础RISC-V架构下,懒惰影子页表相对于传统影子页表在微基准测试中降低了最多50%的虚拟机退出数量.在支持RISC-V的虚拟化扩展架构下,懒惰影子页表对SPEC2006基准测试中的典型应用相较于传统影子页表降低了最多25%的虚拟机退出数量,相较于嵌套页表每次TLB缺失降低了12次访存. 展开更多
关键词 risc-v 虚拟化扩展 内存虚拟化 影子页表 嵌套页表
在线阅读 下载PDF
RISC-V处理器权限正确性验证与提权漏洞自动挖掘方法
13
作者 唐时博 朱嘉诚 +1 位作者 慕德俊 胡伟 《电子与信息学报》 北大核心 2025年第9期3081-3092,共12页
处理器安全是近年来的热点前沿研究领域,各种处理器安全漏洞层出不穷。然而,现有处理器漏洞挖掘主要采取各类测试手段,存在自动化程度低、漏洞挖掘效率和完备性不高等局限性,特别是在权限正确性验证与漏洞挖掘方面。该文提出一种基于符... 处理器安全是近年来的热点前沿研究领域,各种处理器安全漏洞层出不穷。然而,现有处理器漏洞挖掘主要采取各类测试手段,存在自动化程度低、漏洞挖掘效率和完备性不高等局限性,特别是在权限正确性验证与漏洞挖掘方面。该文提出一种基于符号执行和属性验证的RISC-V处理器权限正确性验证与提权漏洞自动挖掘方法。首先,对于特权级访问控制机制,形式化地定义了访问保护(AP)、异常处理(EH)、指令解码(ID)、寄存器安全(RS)和特权绕过(PB)5类特权提升漏洞类型;该文还提出了属性驱动的状态空间归约、路径引导等策略,有效提升了安全验证效率;设计了一个权限正确性验证与提权漏洞挖掘自动化框架,实现了对处理器设计的软硬件联合安全验证、特权提升漏洞检测和概念验证(PoC)自动生成。在OR1200, Ibex, PicoRV32和PULPino 4款开源处理器上的实验结果表明本文所提方法能够实现权限正确性属性的形式化验证并有效捕捉提权类漏洞,验证效率平均提升66.1%,同时能够自动生成高质量PoC。该文所提方法能够显著提升RISC-V处理器特权提升漏洞的自动化挖掘能力,为处理器设计安全评估提供一种新思路和技术手段。 展开更多
关键词 risc-v处理器 特权提升漏洞 符号执行 形式化验证 安全属性
在线阅读 下载PDF
RISC-V指令集扩展研究:设计、实现与应用
14
作者 邵宴萍 黄立波 《小型微型计算机系统》 北大核心 2025年第10期2548-2560,共13页
指令集架构是沟通软件和硬件之间的关键技术.RISC-V指令集以其简洁性、模块化和开源特性逐渐脱颖而出,它允许设计人员灵活扩展以提升处理器功能和性能,满足特定场景下的需求.RISC-V标准组织也不断推出新的标准扩展,以适应不断变化的应... 指令集架构是沟通软件和硬件之间的关键技术.RISC-V指令集以其简洁性、模块化和开源特性逐渐脱颖而出,它允许设计人员灵活扩展以提升处理器功能和性能,满足特定场景下的需求.RISC-V标准组织也不断推出新的标准扩展,以适应不断变化的应用需求.本文以RISC-V指令集扩展为核心,首先阐述了RISC-V指令集的架构及现有扩展,并分析了自定义扩展的设计流程.然后介绍了在软硬件上实现指令集扩展的通用方法,并通过具体的研究案例详细探讨了RISC-V指令集扩展在人工智能、高性能计算及后量子密码学领域的实际应用.最后,在此基础上,对RISC-V指令集扩展的未来发展方向进行了展望. 展开更多
关键词 risc-v 扩展 处理器 性能优化
在线阅读 下载PDF
在RISC-V双核上构建轻量级可信执行环境
15
作者 张龙 唐佳绩 +2 位作者 郑兴建 刘畅 杨峰 《信息安全研究》 北大核心 2025年第6期500-510,共11页
随着物联网技术的快速发展,资源受限的嵌入式物联网设备在信息安全方面面临的挑战尤为严峻.可信执行环境(trusted execution environment,TEE)为解决终端设备的信息安全问题提供了一种有效的途径.它通过将系统划分为安全区域和普通区域... 随着物联网技术的快速发展,资源受限的嵌入式物联网设备在信息安全方面面临的挑战尤为严峻.可信执行环境(trusted execution environment,TEE)为解决终端设备的信息安全问题提供了一种有效的途径.它通过将系统划分为安全区域和普通区域,并采用内存访问权限控制等手段,确保安全应用软件与普通应用软件的分离运行,从而有效提升了系统的整体安全性.针对安全应用软件的可信隔离运行问题,提出了一种基于RISC-V双核的轻量级TEE片上系统SoC解决方案,该方案利用物理内存保护(physical memory protection,PMP)机制实现可信隔离运行;为了阻止普通区域应用程序对安全区域资源的未授权访问,提出一种低资源占用的输入输出物理内存保护(input output physical memory protection,IOPMP)设计方案,该方案通过物理地址访问防火墙机制阻止未授权访问;同时针对安全区与普通区之间消息的高效传递的问题,提出了一种基于“消息队列+中断”机制的Mailbox通信方案.实验结果表明,该方案在硬件资源消耗方面低于同类设计,功耗仅为0.256 W,降低了14%;在TEE CPU的CoreMark测试中,得分达到了2.40CoreMark MHz,是同类设计性能的2倍. 展开更多
关键词 可信执行环境 双核SoC risc-v PMP IOPMP MAILBOX
在线阅读 下载PDF
面向RISC-V向量扩展的高性能算法库优化方法
16
作者 韩柳彤 张洪滨 +2 位作者 邢明杰 武延军 赵琛 《软件学报》 北大核心 2025年第9期3985-4005,共21页
高性能算法库可以通过向量化的方式高效地利用单指令多数据(SIMD)硬件的能力,从而提升其在CPU上的执行性能.其中,向量化的实现需要使用目标SIMD硬件的特定编程方法,而不同SIMD扩展的编程模型和编程方法均存在较大差异.为了避免优化算法... 高性能算法库可以通过向量化的方式高效地利用单指令多数据(SIMD)硬件的能力,从而提升其在CPU上的执行性能.其中,向量化的实现需要使用目标SIMD硬件的特定编程方法,而不同SIMD扩展的编程模型和编程方法均存在较大差异.为了避免优化算法在不同平台上的重复实现,提高算法库的可维护性,在高性能算法库的开发过程中通常需要引入硬件抽象层.由于目前主流SIMD扩展指令集均被设计为具有固定长度的向量寄存器,多数硬件抽象层也是基于定长向量的硬件特性而设计,无法包含RISC-V向量扩展所引入的可变向量寄存器长度的硬件特性.而若将RISC-V向量扩展视作定长向量扩展引入现有硬件抽象层设计中,会产生不必要的开销,造成性能损失.为此,提出了一种面向可变长向量扩展平台和固定长度SIMD扩展平台的硬件抽象层设计方法.基于此方法,重新设计和优化了OpenCV算法库中的通用内建函数,使其在兼容现有SIMD平台的基础上,更好地支持RISC-V向量扩展设备.将采用优化方法的OpenCV算法库与原版算法库进行性能比较,实验结果表明,运用该方法设计的通用内建函数能够将RISC-V向量扩展高效地融入算法库的硬件抽象层优化框架中,并在核心模块中获得3.93倍的性能提升,显著优化了高性能算法库在RISC-V设备上的执行性能,从而验证了该方法的有效性.此外,工作已经开源并被OpenCV社区集成到其源代码之中,证明了方法的实用性和应用价值. 展开更多
关键词 risc-v向量扩展 数据级并行 高性能库优化 开源计算机视觉算法库(OpenCV)
在线阅读 下载PDF
Battlefield target intelligence system architecture modeling and system optimization
17
作者 LI Wei WANG Yue +2 位作者 JIA Lijuan PENG Senran HE Ruixi 《Journal of Systems Engineering and Electronics》 SCIE CSCD 2024年第5期1190-1210,共21页
To address the current problems of poor generality,low real-time,and imperfect information transmission of the battlefield target intelligence system,this paper studies the battlefield target intelligence system from ... To address the current problems of poor generality,low real-time,and imperfect information transmission of the battlefield target intelligence system,this paper studies the battlefield target intelligence system from the top-level perspective of multi-service joint warfare.First,an overall planning and analysis method of architecture modeling is proposed with the idea of a bionic analogy for battlefield target intelligence system architecture modeling,which reduces the difficulty of the planning and design process.The method introduces the Department of Defense architecture framework(DoDAF)modeling method,the multi-living agent(MLA)theory modeling method,and other combinations for planning and modeling.A set of rapid planning methods that can be applied to model the architecture of various types of complex systems is formed.Further,the liveness analysis of the battlefield target intelligence system is carried out,and the problems of the existing system are presented from several aspects.And the technical prediction of the development and construction is given,which provides directional ideas for the subsequent research and development of the battlefield target intelligence system.In the end,the proposed architecture model of the battlefield target intelligence system is simulated and verified by applying the colored Petri nets(CPN)simulation software.The analysis demonstrates the reasonable integrity of its logic. 展开更多
关键词 battlefield target intelligence system architecture modeling bionic design system optimization simulation verification
在线阅读 下载PDF
Spike-FlexiCAS:支持缓存架构灵活配置的RISC-V处理器模拟器
18
作者 韩金池 王智栋 +1 位作者 马浩 宋威 《软件学报》 北大核心 2025年第9期3954-3969,共16页
缓存模拟器在缓存架构探索和缓存侧信道研究中起着不可或缺的作用.Spike作为RISC-V指令集的标准实现为基于RISC-V的缓存研究提供了完整的运行环境.但Spike的缓存模型存在仿真粒度低,与真实处理器的缓存结构差异大等诸多问题.为此,修改... 缓存模拟器在缓存架构探索和缓存侧信道研究中起着不可或缺的作用.Spike作为RISC-V指令集的标准实现为基于RISC-V的缓存研究提供了完整的运行环境.但Spike的缓存模型存在仿真粒度低,与真实处理器的缓存结构差异大等诸多问题.为此,修改和扩展Spike的缓存模型并取名为FlexiCAS(flexible cache architectural simulator),修改后的Spike称为Spike-FlexiCAS.FlexiCAS能支持多种缓存架构,具有灵活配置、易扩展等特点并且可以对缓存特性(如一致性协议以及实现方式)进行任意的组合.此外,FlexiCAS还能不依赖Spike单独地对缓存的行为进行模拟.性能测试的结果表明,FlexiCAS对比当前最快的执行驱动型模拟器ZSim的缓存模型具有明显的性能优势. 展开更多
关键词 缓存架构 缓存侧信道 risc-v 模拟器
在线阅读 下载PDF
基于循环展开的高效RISC-V内存一致性测试方法
19
作者 胡津涛 徐学政 +3 位作者 杨德亨 黄安文 寇广 李琼 《计算机工程与科学》 北大核心 2025年第11期1932-1944,共13页
内存一致性模型,简称内存模型,规定了多核系统访存的观测规律,是软硬件共同遵守的架构规范,具有难设计、难描述、难实现和难测试的特点,一直是学术界和工业界的研究热点。由于并行程序执行顺序的不确定性,内存模型的测试通常需要大量重... 内存一致性模型,简称内存模型,规定了多核系统访存的观测规律,是软硬件共同遵守的架构规范,具有难设计、难描述、难实现和难测试的特点,一直是学术界和工业界的研究热点。由于并行程序执行顺序的不确定性,内存模型的测试通常需要大量重复地运行特定程序,通过最终的程序状态判断是否存在非法的访存顺序。这在硅前的仿真阶段尤其耗时,为芯片验证带来了极大的挑战。近年来,RISC-V因其开源、精简、模块化和高可定制性的特点广受欢迎。由于其开源的特点,RISC-V芯片的指令集扩展和微架构设计有着极高的灵活度,其内存模型也允许在兼容规范的基础上进行定制,这种高可定制性为芯片的验证带来了更多的挑战。为此,面向RISC-V架构提出了一种基于循环展开的高效内存一致性测试方法,通过分析已有测试方法的性能瓶颈,借鉴传统编译技术中的循环展开,将反复运行的测试程序合并,在大大降低线程同步开销的同时,提升了线程间访存交叉执行的概率,从而提高了测试效率。实验结果表明,所提方法在包括RISC-V板卡和模拟器在内的不同平台上相比已有的内存一致性测试方法,测试效率提升至1.5~184倍。 展开更多
关键词 内存一致性 risc-v架构 循环展开
在线阅读 下载PDF
RISC-V内存一致性模型的同地址顺序一致性定理证明
20
作者 徐学政 杨德亨 +3 位作者 王璐 王涛 黄安文 李琼 《软件学报》 北大核心 2025年第9期3919-3936,共18页
内存一致性模型定义了并行程序在多核系统中的访存序约束,是软硬件共同遵守的架构规范.同地址顺序一致性是内存一致性模型的经典公理之一,它规定了多核系统中对于相同地址的所有访存操作遵循顺序一致性,被广泛应用于X86/TSO、Power、AR... 内存一致性模型定义了并行程序在多核系统中的访存序约束,是软硬件共同遵守的架构规范.同地址顺序一致性是内存一致性模型的经典公理之一,它规定了多核系统中对于相同地址的所有访存操作遵循顺序一致性,被广泛应用于X86/TSO、Power、ARM等经典架构的内存一致性模型中,在芯片内存一致性验证及系统软件和并行程序开发中发挥着重要作用.RISC-V作为开源的架构规范,其内存模型由全局访存序、保留程序序以及3条公理(加载值公理、原子性公理和进度保证公理)定义,并未将同地址顺序一致性直接作为公理,这给已有的内存模型验证工具和系统软件开发带来了挑战.面向RISC-V内存模型,基于已定义的公理和规则,将同地址顺序一致性作为定理,通过将任意同地址访存序列的构建抽象为确定有限状态自动机进行归纳证明.该研究是对RISC-V内存一致性相关形式化方法的一个理论补充. 展开更多
关键词 risc-v 内存一致性 定理证明
在线阅读 下载PDF
上一页 1 2 250 下一页 到第
使用帮助 返回顶部