期刊文献+
共找到187篇文章
< 1 2 10 >
每页显示 20 50 100
32位嵌入式RISC微处理器的设计 被引量:9
1
作者 张盛兵 樊晓桠 高德远 《计算机研究与发展》 EI CSCD 北大核心 2000年第6期758-763,共6页
NRS4000微处理器是西北工业大学航空微电子中心设计的32位嵌入式RISC微处理器,在指令系统级与Intel的80960KA完全兼容,具有自主版权,规模约30万等效门.在微体系结构上采用了RISC核心结构,提出了一种基于核心RISC微操作的设计方案... NRS4000微处理器是西北工业大学航空微电子中心设计的32位嵌入式RISC微处理器,在指令系统级与Intel的80960KA完全兼容,具有自主版权,规模约30万等效门.在微体系结构上采用了RISC核心结构,提出了一种基于核心RISC微操作的设计方案,具有简单、通用、灵活的特征,而且为处理器开发更细粒度的并行性提供可能.结合多执行部件、流水执行和乱序执行等先进技术,使得NRS4000既实现了与80960KA的指令系统兼容,又在微体系结构上具有很好的可扩展性.着重讨论了它的RISC核心结构的设计思想和设计实现.NRS4000微处理器的设计采用MentorGraphics工具,用VHDL语言描述、模拟和综合. 展开更多
关键词 微处理器 体系结构 微操作 流水线 risc 设计
在线阅读 下载PDF
32位RISC微处理器Load/Store部件的设计 被引量:2
2
作者 孙华锦 高德远 +1 位作者 樊晓桠 王毅 《计算机工程与应用》 CSCD 北大核心 2003年第25期16-17,113,共3页
简要介绍了一个32位RISC微处理器芯片ARS03的体系结构,阐述了处理器内部各个模块的功能。着重讨论了其中的Load/Store部件的设计,以及对关键路径的优化措施。Verilog仿真、综合和静态时序分析的的结果表明设计达到了预定要求。目前ARS0... 简要介绍了一个32位RISC微处理器芯片ARS03的体系结构,阐述了处理器内部各个模块的功能。着重讨论了其中的Load/Store部件的设计,以及对关键路径的优化措施。Verilog仿真、综合和静态时序分析的的结果表明设计达到了预定要求。目前ARS03微处理器已经进入后端流程,不久就将使用0.25微米的工艺进行流片。 展开更多
关键词 微处理器 risc Load/Store部件
在线阅读 下载PDF
高性能RISC微处理器硬件仿真器设计 被引量:2
3
作者 刘振宇 齐家月 《计算机研究与发展》 EI CSCD 北大核心 2004年第8期1436-1441,共6页
在微处理器设计中 ,为了系统级软硬件协同仿真 ,在后端设计前必须采用硬件仿真器对设计进行系统验证 为此 ,采用FPGA设计 32位RISC流水线结构微处理器的硬件仿真器 此设计主要包括以下特点 :采用内存管理单元(MMU)可以实现虚拟地址管... 在微处理器设计中 ,为了系统级软硬件协同仿真 ,在后端设计前必须采用硬件仿真器对设计进行系统验证 为此 ,采用FPGA设计 32位RISC流水线结构微处理器的硬件仿真器 此设计主要包括以下特点 :采用内存管理单元(MMU)可以实现虚拟地址管理 ;包括片上Cache ,其中包括指令Cache(I Cache)和数据Cache(D Cache) ;采用标准SYSAD接口设计 ;包括片上乘除处理单元 (MDU) ;实现精确异常处理 设计采用XILINX公司的xc2v2 0 0 0实现 ,其工作频率为 展开更多
关键词 微处理器 risc FPGA 硬件仿真器
在线阅读 下载PDF
基于FPGA的32位整数微处理器的设计与实现 被引量:3
4
作者 冯海涛 王永纲 +2 位作者 石江涛 颜天信 王砚方 《小型微型计算机系统》 CSCD 北大核心 2005年第6期1113-1117,共5页
CPU“软核”可以根据实际应用需要进行剪裁,因而CPU软核设计是SoC设计实现的重要部分.在FPGA内部设计和调试完全嵌入式的整数微处理器软核,不仅涉及到通常CPU必需的算术逻辑累加器、寄存器堆、指令缓冲、跳转计数、指令集及指令编译等... CPU“软核”可以根据实际应用需要进行剪裁,因而CPU软核设计是SoC设计实现的重要部分.在FPGA内部设计和调试完全嵌入式的整数微处理器软核,不仅涉及到通常CPU必需的算术逻辑累加器、寄存器堆、指令缓冲、跳转计数、指令集及指令编译等方面的设计实现,还要针对FPGA内部的结构特点对设计进行分析优化,例如流水线结构的选择、关键路径延迟的折衷平衡以及整体调试等.在Virtex1000FG680-4FPGA上设计实现的32位RISC整数微处理器,运行时钟频率可达30MHz,实现150条指令,占用FPGA逻辑资源7%. 展开更多
关键词 risc微处理器设计 指令集 调试
在线阅读 下载PDF
西北工业大学网络空间安全学院贡献首个国内自主挖掘的RISC-V处理器设计中危漏洞
5
《信息网络安全》 CSCD 北大核心 2024年第5期811-811,共1页
近日,国家计算机网络与应急技术处理协调中心(CNCERT)专题报道西北工业大学网络空间安全学院胡伟教授团队在RISC-V SonicBOOM处理器设计中挖掘出中危漏洞。这是国内首个自主挖掘的RISC-V处理器设计上可远程利用的中危漏洞,也是国内首个... 近日,国家计算机网络与应急技术处理协调中心(CNCERT)专题报道西北工业大学网络空间安全学院胡伟教授团队在RISC-V SonicBOOM处理器设计中挖掘出中危漏洞。这是国内首个自主挖掘的RISC-V处理器设计上可远程利用的中危漏洞,也是国内首个处理器硬件安全领域国家重点研发计划项目——纳米级芯片硬件综合安全评估关键技术研究的重要进展。 展开更多
关键词 网络空间安全 处理器设计 计算机网络 硬件安全 risc 应急技术 国家重点研发计划 综合安全评估
在线阅读 下载PDF
RISC微处理器指令扩展接口设计 被引量:1
6
作者 郭怡惠 张立朝 戴紫彬 《小型微型计算机系统》 CSCD 北大核心 2014年第8期1827-1830,共4页
为解决通用RISC微处理器进行指令扩展难度大的问题,分析了RISC微处理器的基本结构,提出一种在处理器增加指令扩展接口的方法.处理器用户在扩展接口挂接扩展模块即可实现指令扩展而且不需要进行大量的验证工作,缩短了设计周期.通过对预... 为解决通用RISC微处理器进行指令扩展难度大的问题,分析了RISC微处理器的基本结构,提出一种在处理器增加指令扩展接口的方法.处理器用户在扩展接口挂接扩展模块即可实现指令扩展而且不需要进行大量的验证工作,缩短了设计周期.通过对预留的扩展指令分类、设计指令扩展结构和接口单元以及确定扩展模块的信号与时序要求,设计完成处理器指令扩展接口.设计指令扩展模块,测试指令扩展功能并与普通处理器指令扩展的过程进行对比,结果显示增加扩展接口以后处理器能够实现指令扩展并可以简化过程,从而说明该方法可以应用到处理器的设计中. 展开更多
关键词 risc 微处理器 指令扩展 接口
在线阅读 下载PDF
微处理器敏捷设计方法综述 被引量:4
7
作者 李暾 贺旭 +1 位作者 屈婉霞 万海 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2021年第2期298-309,共12页
随着登纳德缩放定律和摩尔定律几近终结,通过领域特定体系结构提升微处理器性能变得越来越重要,迫切需要提升微处理器设计生产率来应对网络、智能、安全等领域特定需求.国内外的实践表明,微处理器敏捷设计方法是一种能有效提升微处理器... 随着登纳德缩放定律和摩尔定律几近终结,通过领域特定体系结构提升微处理器性能变得越来越重要,迫切需要提升微处理器设计生产率来应对网络、智能、安全等领域特定需求.国内外的实践表明,微处理器敏捷设计方法是一种能有效提升微处理器设计生产率的方法.通过对比软硬件设计的差异,分析出敏捷设计的本质及其应用于微处理器设计所面临的挑战.综述了微处理器敏捷设计领域近年来代表性研究实践,归纳出微处理器敏捷设计关键使能技术,探讨了该领域未来潜在的研究方向. 展开更多
关键词 敏捷设计 微处理器 领域特定语言 电子设计自动化
在线阅读 下载PDF
LSSIMD阵列微处理器的控制逻辑设计 被引量:11
8
作者 李莉 沈绪榜 《计算机学报》 EI CSCD 北大核心 2000年第5期557-560,共4页
首先介绍了 L S SIMD阵列微处理器的三种并行性 :数据并行、流水线并行和指令的并行执行 .针对这三种并行性 ,阐述了控制逻辑的设计 .
关键词 SIMD阵列 微处理器 控制逻辑 指令流水线 设计
在线阅读 下载PDF
微处理器设计中提高访存效率的一种方法 被引量:5
9
作者 马婉良 高德远 张盛兵 《西北工业大学学报》 EI CAS CSCD 北大核心 1999年第3期338-343,共6页
低效率的访存操作是限制微处理器性能提高的一个关键因素。本文提出了一种 Load/ Store 缓冲模型,分析了这种模型协调微处理器和存储器之间速度差异的作用和提高访存效率的机理,讨论了适合于 I C设计的四种实现方案,并... 低效率的访存操作是限制微处理器性能提高的一个关键因素。本文提出了一种 Load/ Store 缓冲模型,分析了这种模型协调微处理器和存储器之间速度差异的作用和提高访存效率的机理,讨论了适合于 I C设计的四种实现方案,并且在微处理器 N R S4000 的设计中得到应用,取得了良好的效果。 展开更多
关键词 微处理器 FIFO 设计 访存效率 输入输出子系统
在线阅读 下载PDF
推断与推测技术在现代高性能微处理器设计中的应用研究 被引量:5
10
作者 单睿 洪缨 侯朝焕 《计算机学报》 EI CSCD 北大核心 2003年第11期1575-1580,共6页
在现代高性能微处理器设计中 ,推断和推测成为开发指令级并行性ILP(InstructionLevelPara llelism)的两种重要技术途径 .推断的目的是打破程序间固有的控制流程 ,将控制相关转变为数据相关 ,使指令级并行性识别从一个基本块扩大为一个超... 在现代高性能微处理器设计中 ,推断和推测成为开发指令级并行性ILP(InstructionLevelPara llelism)的两种重要技术途径 .推断的目的是打破程序间固有的控制流程 ,将控制相关转变为数据相关 ,使指令级并行性识别从一个基本块扩大为一个超块 .推测执行是为打破分支或访存引起的相关问题而进行的操作 ,进一步分为控制推测和数据推测 .控制推测的目的是打破分支和其他操作间的相关性 ,进而由编译器在一个超块内识别并行性 ,减小控制相关的高度 .数据推测则是消去访存相关 ,提高指令级并行度 .该文首先对推断和推测本身进行分析 ,然后在此基础上进一步将推断、推测技术相结合 ,并应用于高性能媒体处理器的设计中 .性能评价和比较结果显示 ,两种技术相结合将比任何一种技术都更加行之有效 . 展开更多
关键词 微处理器 设计 推断技术 推测技术 超标量处理器
在线阅读 下载PDF
可自适应变频嵌入式微处理器核的设计 被引量:4
11
作者 李侠 周晓方 +1 位作者 张海清 章倩苓 《小型微型计算机系统》 CSCD 北大核心 2006年第2期335-338,共4页
变频技术是一种非常实用的低功耗设计技术.本文设计了与MIPS32-4Kec指令兼容的嵌入式微处理器核SRISC-I,并内嵌锁相环(PLL)作为时钟发生电路,该微处理器核在软件控制下可自适应地改变工作频率.除正常的工作模式外,SRISC-I还支持空闲、... 变频技术是一种非常实用的低功耗设计技术.本文设计了与MIPS32-4Kec指令兼容的嵌入式微处理器核SRISC-I,并内嵌锁相环(PLL)作为时钟发生电路,该微处理器核在软件控制下可自适应地改变工作频率.除正常的工作模式外,SRISC-I还支持空闲、休眠模式,可停止整个系统时钟及PLL的运行,有效地降低了功耗.仿真结果表明,在0.18umCMOS工艺下,SRISC-I最高频率达到250MHz,在PLL的控制下其工作频率可以以10MHz的步长改变.同时,给出了SRISC-I在不同频率下运行Dhrystone2.1程序的功耗,250MHz时为82.466mWatt,而在休眠模式下仅为28uWatt. 展开更多
关键词 变频技术 功耗管理技术 低功耗设计 嵌入式微处理器
在线阅读 下载PDF
NRS4000微处理器的可测试性设计 被引量:4
12
作者 张盛兵 高德远 《西北工业大学学报》 EI CAS CSCD 北大核心 1999年第3期344-349,共6页
现代先进微处理器有非常高的集成度和复杂度,又有寄存器堆、 Cache等嵌入式部件,而且芯片管脚数相对较少,必须要有一定的自测试设计和其它的可测试性设计来简化测试代码,提高故障覆盖率。本文简要讨论了 N R S4000 微... 现代先进微处理器有非常高的集成度和复杂度,又有寄存器堆、 Cache等嵌入式部件,而且芯片管脚数相对较少,必须要有一定的自测试设计和其它的可测试性设计来简化测试代码,提高故障覆盖率。本文简要讨论了 N R S4000 微处理器芯片的以边界扫描测试为主体,以自测试为补充的可测试性设计框架。着重介绍了芯片的边界扫描设计和芯片中译码控制器 P L A 和微程序 R O M 以及采用内嵌 R A M 结构的指令 Cache 和寄存器堆的内建自测试设计。结果表明,这些可测试性设计大大缩短了测试代码的长度。 展开更多
关键词 微处理器 测试 边界扫描 可测试性设计 NRS4000
在线阅读 下载PDF
嵌入式微处理器的可测性设计技术研究 被引量:2
13
作者 高树静 沈胜宇 +1 位作者 李思昆 潘振宽 《计算机工程与应用》 CSCD 北大核心 2002年第16期218-222,共5页
文章介绍了一个嵌入式微处理器的可测性设计技术。根据嵌入式微处理器各个组成部件逻辑功能的特点,分别采用了内置自测试(BIST)、部分扫描(PartialScan)、边界扫描(BoundaryScan)等方法完成各个部件的可测性设计,并将符合IEEE1149.1的TA... 文章介绍了一个嵌入式微处理器的可测性设计技术。根据嵌入式微处理器各个组成部件逻辑功能的特点,分别采用了内置自测试(BIST)、部分扫描(PartialScan)、边界扫描(BoundaryScan)等方法完成各个部件的可测性设计,并将符合IEEE1149.1的TAP控制器作为整个微处理器的测试控制器,达到了较优的可测性设计结果。 展开更多
关键词 嵌入式微处理器 可测性设计 边界扫描 逻辑电路
在线阅读 下载PDF
一种RISC型微处理器指令流水线结构 被引量:4
14
作者 齐家月 《小型微型计算机系统》 CSCD 北大核心 1995年第10期1-5,共5页
求文介绍一种RISC微处理器的指令流水线结构、其工作原理及相关支持技术,包括HELP指令的产生和插入、延迟控制转移以及硬件互锁。
关键词 微处理器 指令流水线 流水线结构 risc
在线阅读 下载PDF
高性能微处理器设计技术 被引量:2
15
作者 康宝祥 栾贵兴 《小型微型计算机系统》 CSCD 北大核心 1994年第10期1-10,共10页
最近几年,微处理器设计技术迅速发展,高性能微处理器已经成为当代各类计算机系统的主要支柱。本文首先简要回顾微处理器的发展过程,然后着重介绍微处理器的设计技术,接着概述微处理器的应用,最后介绍国内情况并提出几点看法。
关键词 体系结构 微处理器 设计
在线阅读 下载PDF
VLIW体系结构微处理器的一种设计方法 被引量:2
16
作者 王昭顺 张建林 曹文彬 《计算机科学》 CSCD 北大核心 2000年第8期40-42,共3页
微处理器体系结构的发展经历了三个不同的阶段,以Intel早期X86产品为代表的CISC体系结构微处理器;以MIPS、PA-RISC、SPARC、ALPHA、PowerPC等为代表的RISC体系结构微处理器;以Intel近期产品为代表的CISC—RISC混合型体系结构微处理器。R... 微处理器体系结构的发展经历了三个不同的阶段,以Intel早期X86产品为代表的CISC体系结构微处理器;以MIPS、PA-RISC、SPARC、ALPHA、PowerPC等为代表的RISC体系结构微处理器;以Intel近期产品为代表的CISC—RISC混合型体系结构微处理器。RISC和CISC由于其实现技术的复杂性。 展开更多
关键词 微处理器 体系结构 VLIW 设计方法
在线阅读 下载PDF
嵌入式微处理器接口总线控制器的CPLD设计 被引量:2
17
作者 吴朝晖 郑学仁 胡鹏 《半导体技术》 CAS CSCD 北大核心 2001年第4期46-49,共4页
介绍了用复杂可编程逻辑器件(CPLD)来实现嵌入式微处理器(MCU)和DSP处理器之间端口数据总线逻辑控制电路的设计,给出了接口数据总线逻辑的设计电路和部分仿真结果。证明本文采用的系统结构具有设计灵活、设计开发周期短... 介绍了用复杂可编程逻辑器件(CPLD)来实现嵌入式微处理器(MCU)和DSP处理器之间端口数据总线逻辑控制电路的设计,给出了接口数据总线逻辑的设计电路和部分仿真结果。证明本文采用的系统结构具有设计灵活、设计开发周期短的优点。 展开更多
关键词 可编程逻辑器件 总线控制器 设计 接口 嵌入式微处理器
在线阅读 下载PDF
RISC微处理器的设计技术及其进展
18
作者 卢克盛 《计算机工程》 CAS CSCD 北大核心 1990年第1期18-24,共7页
本文主要论述RISC微处理器的设计技术及其进展。它包含RISC发展背景、设计技术、近期的最新发展以及性能比较。
关键词 risc 微处理器
在线阅读 下载PDF
嵌入式微处理器中断控制单元的设计 被引量:1
19
作者 朱霞 高德远 +1 位作者 张盛兵 樊晓桠 《计算机工程与应用》 CSCD 北大核心 2001年第17期48-50,共3页
文章详细分析了嵌入式微处理器中的中断控制机制。对于可以设置是沿有效或电平有效的中断请求的接收提出了三种方案并比较了它们的优缺点。然后根据该处理器的要求给出了产生到微程序控制器的中断请求的算法,最后给出了键保护模式下中... 文章详细分析了嵌入式微处理器中的中断控制机制。对于可以设置是沿有效或电平有效的中断请求的接收提出了三种方案并比较了它们的优缺点。然后根据该处理器的要求给出了产生到微程序控制器的中断请求的算法,最后给出了键保护模式下中断响应中硬件处理流程。 展开更多
关键词 嵌入式微处理器 中断控制单元 接口 设计
在线阅读 下载PDF
基于最小操作单元的VLIW微处理器设计 被引量:1
20
作者 王昭顺 王许书 王俊宇 《计算机工程》 CAS CSCD 北大核心 2001年第2期43-44,120,共3页
提出一种微处理器体系结构发展的分析方法—粒度分析方法,并用这种方法分析了微处理器体系结构的发展趋势。在此基础上提出基于最小操作单元MOUB微处理器体系结构的设计思想,并设计实现了一个这种结构的微处理器模型。
关键词 微处理器 VLIW 体系结构 设计 粒度分析 操作单元
在线阅读 下载PDF
上一页 1 2 10 下一页 到第
使用帮助 返回顶部