期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
6
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
TP RAM的低功耗优化设计及应用
1
作者
周清军
刘红侠
《计算机工程与应用》
CSCD
北大核心
2017年第16期237-240,257,共5页
针对SoC中TP RAM的面积及功耗较大问题,提出一种优化设计方法。通过将SoC中的TP RAM替换成SP RAM,在SP RAM外围增加读写接口转换逻辑,使替换后的RAM实现原TP RAM的功能,保持对外接口不变。为了进一步降低功耗,使用自适应门控时钟,对地...
针对SoC中TP RAM的面积及功耗较大问题,提出一种优化设计方法。通过将SoC中的TP RAM替换成SP RAM,在SP RAM外围增加读写接口转换逻辑,使替换后的RAM实现原TP RAM的功能,保持对外接口不变。为了进一步降低功耗,使用自适应门控时钟,对地址总线进行格雷编码。将文中方法应用于一款多核SoC芯片,该芯片经TSMC 28 nm HPC工艺成功流片,die size为10.5 mm×11.3 mm,功耗为17.07 W。测试结果表明,优化后的RAM面积减少了25.2%,功耗降低了43.07%。
展开更多
关键词
伪双口随机存储器(TP
ram
)
单口随机存储器(SP
ram
)
接口转换逻辑
自适应门控时钟
格雷码
在线阅读
下载PDF
职称材料
基于SRAM和STT-RAM的混合指令Cache设计
2
作者
皇甫晓妍
樊晓桠
黄小平
《计算机工程与应用》
CSCD
北大核心
2015年第12期43-48,共6页
随着工艺尺寸减小,传统基于SRAM的片上Cache的漏电流功耗成指数增长,阻碍了片上Cache容量的增加。基于牺牲者Cache的原理,利用SRAM写速度快,STT-RAM的非易失性、高密度、极低漏电流功耗等特性设计了一种基于SRAM和STT-RAM的混合型指令Ca...
随着工艺尺寸减小,传统基于SRAM的片上Cache的漏电流功耗成指数增长,阻碍了片上Cache容量的增加。基于牺牲者Cache的原理,利用SRAM写速度快,STT-RAM的非易失性、高密度、极低漏电流功耗等特性设计了一种基于SRAM和STT-RAM的混合型指令Cache。通过实验证明,该混合型指令Cache与传统基于SRAM的指令Cache相比,在不增加指令Cache面积的情况下,增加了指令Cache容量,并显著提高了指令Cache的命中率。
展开更多
关键词
自旋转移力矩随机存储器(STT-
ram
)
指令CACHE
混合Cache
在线阅读
下载PDF
职称材料
一种内存网格的数据预取算法
被引量:
2
3
作者
褚瑞
卢锡城
肖侬
《软件学报》
EI
CSCD
北大核心
2006年第11期2234-2244,共11页
内存网格(RAM(random access memory)grid)是一种面向广域网上内存资源共享的新型网格系统.它的主要目标是在物理内存不足的情况下,提高内存密集型应用或IO密集型应用的系统性能.内存网格的应用效果取决于网络通信开销.在减少或隐藏网...
内存网格(RAM(random access memory)grid)是一种面向广域网上内存资源共享的新型网格系统.它的主要目标是在物理内存不足的情况下,提高内存密集型应用或IO密集型应用的系统性能.内存网格的应用效果取决于网络通信开销.在减少或隐藏网络通信开销的情况下,其性能可以进一步提高.通过对内存网格的分析,设计了一种基于“推”数据的内存网格预取机制.借助数据挖掘领域中序列模式挖掘的方法,提出了相应的预取算法.通过基于真实运行状态的模拟,对预取算法进行了评估和验证.
展开更多
关键词
内存网格
预取算法
序列模式挖掘
IO密集型
磁盘缓存
在线阅读
下载PDF
职称材料
分布式资源描述框架数据管理系统查询性能评价
被引量:
2
4
作者
冯钧
王秉发
陆佳民
《计算机应用》
CSCD
北大核心
2022年第2期440-448,共9页
随着知识图谱技术的不断发展,知识图谱驱动的知识信息管理广泛应用于各个领域,因此面向知识图谱的分布式SPARQL(Simple Protocol and Resource description framework Query Language)的查询效率显得尤为重要。首先针对现有的基于Spark...
随着知识图谱技术的不断发展,知识图谱驱动的知识信息管理广泛应用于各个领域,因此面向知识图谱的分布式SPARQL(Simple Protocol and Resource description framework Query Language)的查询效率显得尤为重要。首先针对现有的基于Spark和基于主存(RAM)的分布式资源描述框架(RDF)系统进行详细调研;其次,从上述系统中选出8个具有代表性的系统进行查询性能评估,比较基于Spark和基于RAM的系统在不同查询类型、查询直径、数据集上的查询性能差异;然后,全面分析实验结果,对基于Spark和基于RAM的系统的查询性能进行评价;最后,针对现有系统在分布式SPARQL查询中存在的查询伸缩性差、查询连接复杂度高、查询编译时间长等问题,展望面向垂直应用领域的分布式SPARQL查询优化的未来研究方向。
展开更多
关键词
分布式资源描述框架
主存
SPARK
分布式SPARQL查询
选择性
查询效率
查询准确性
在线阅读
下载PDF
职称材料
全相联Cache的体系结构级功耗估算与分析
5
作者
王永文
张民选
《计算机工程与应用》
CSCD
北大核心
2003年第26期21-23,27,共4页
Cache是现代微处理器中消耗能量最多的部件之一。论文研究了全相联cache的组织结构,给出了一种全相联cache的体系结构级功耗估算模型,验证了该模型的有效性,并定量地分析了全相联cache组织结构的功耗特性。
关键词
全相联cache
相联存储器阵列
随机存储器阵列
功耗模型
在线阅读
下载PDF
职称材料
基于FPGA的飞控计算机多路串行通信设计
被引量:
6
6
作者
喻少林
韩波
李平
《计算机工程》
CAS
CSCD
北大核心
2011年第20期242-245,共4页
飞控计算机与外设进行多路串行通信时必须进行串口扩展,但传统的通用异步接发器(UART)扩展接口芯片引脚多、体积大,与其他器件的接口复杂。为此,采用一块现场可编程门阵列芯片,利用verilog HDL编程,设计通用异步收发器单元、数据接收控...
飞控计算机与外设进行多路串行通信时必须进行串口扩展,但传统的通用异步接发器(UART)扩展接口芯片引脚多、体积大,与其他器件的接口复杂。为此,采用一块现场可编程门阵列芯片,利用verilog HDL编程,设计通用异步收发器单元、数据接收控制器、数据发送控制器、双口随机存取存储器等模块,实现飞控计算机的10路串行通信,减少电路面积和功耗。在ISE9.1i上的仿真结果表明,该设计可实现数据的正确传输。
展开更多
关键词
现场可编程门阵列
通用异步收发器
数据接收控制器
数据发送控制器
双口随机存取存储器
在线阅读
下载PDF
职称材料
题名
TP RAM的低功耗优化设计及应用
1
作者
周清军
刘红侠
机构
西安培华学院中兴电信学院
西安电子科技大学宽禁带半导体材料与器件教育部重点实验室
出处
《计算机工程与应用》
CSCD
北大核心
2017年第16期237-240,257,共5页
基金
国家自然科学基金(No.61376099
No.6143000024)
陕西省教育厅专项基金项目(No.16JK2138)
文摘
针对SoC中TP RAM的面积及功耗较大问题,提出一种优化设计方法。通过将SoC中的TP RAM替换成SP RAM,在SP RAM外围增加读写接口转换逻辑,使替换后的RAM实现原TP RAM的功能,保持对外接口不变。为了进一步降低功耗,使用自适应门控时钟,对地址总线进行格雷编码。将文中方法应用于一款多核SoC芯片,该芯片经TSMC 28 nm HPC工艺成功流片,die size为10.5 mm×11.3 mm,功耗为17.07 W。测试结果表明,优化后的RAM面积减少了25.2%,功耗降低了43.07%。
关键词
伪双口随机存储器(TP
ram
)
单口随机存储器(SP
ram
)
接口转换逻辑
自适应门控时钟
格雷码
Keywords
Two Ports
random
access
memory
(TP
ram
)
Single Port
random
access
memory
(SP
ram
)
interface logics of conversion
adaptive clock-gating
Gray code
分类号
TN402 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
基于SRAM和STT-RAM的混合指令Cache设计
2
作者
皇甫晓妍
樊晓桠
黄小平
机构
西北工业大学计算机学院
出处
《计算机工程与应用》
CSCD
北大核心
2015年第12期43-48,共6页
基金
国家自然科学基金(No.60773223
No.61003037
+3 种基金
No.60736012
No.61173047)
西北工业大学基础研究基金(No.JC20110224
No.JC201212)
文摘
随着工艺尺寸减小,传统基于SRAM的片上Cache的漏电流功耗成指数增长,阻碍了片上Cache容量的增加。基于牺牲者Cache的原理,利用SRAM写速度快,STT-RAM的非易失性、高密度、极低漏电流功耗等特性设计了一种基于SRAM和STT-RAM的混合型指令Cache。通过实验证明,该混合型指令Cache与传统基于SRAM的指令Cache相比,在不增加指令Cache面积的情况下,增加了指令Cache容量,并显著提高了指令Cache的命中率。
关键词
自旋转移力矩随机存储器(STT-
ram
)
指令CACHE
混合Cache
Keywords
Spin-Transfer Torque
random
access
memory
( STT-
ram
)
instruction Cache
hybrid Cache
分类号
TP303 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
一种内存网格的数据预取算法
被引量:
2
3
作者
褚瑞
卢锡城
肖侬
机构
并行与分布处理国家重点实验室
出处
《软件学报》
EI
CSCD
北大核心
2006年第11期2234-2244,共11页
基金
国家自然科学基金Nos.60573135
60673167
+2 种基金
90412011
国家重点基础研究发展规划(973)Nos.2003CB317008
2005CB321801~~
文摘
内存网格(RAM(random access memory)grid)是一种面向广域网上内存资源共享的新型网格系统.它的主要目标是在物理内存不足的情况下,提高内存密集型应用或IO密集型应用的系统性能.内存网格的应用效果取决于网络通信开销.在减少或隐藏网络通信开销的情况下,其性能可以进一步提高.通过对内存网格的分析,设计了一种基于“推”数据的内存网格预取机制.借助数据挖掘领域中序列模式挖掘的方法,提出了相应的预取算法.通过基于真实运行状态的模拟,对预取算法进行了评估和验证.
关键词
内存网格
预取算法
序列模式挖掘
IO密集型
磁盘缓存
Keywords
ram (random access memory) grid
prefetching algorithm
sequential patterns mining
IO intensive
diskcache
分类号
TP393 [自动化与计算机技术—计算机应用技术]
在线阅读
下载PDF
职称材料
题名
分布式资源描述框架数据管理系统查询性能评价
被引量:
2
4
作者
冯钧
王秉发
陆佳民
机构
河海大学计算机与信息学院
出处
《计算机应用》
CSCD
北大核心
2022年第2期440-448,共9页
基金
国家重点研发计划项目(2018YFC0407901)。
文摘
随着知识图谱技术的不断发展,知识图谱驱动的知识信息管理广泛应用于各个领域,因此面向知识图谱的分布式SPARQL(Simple Protocol and Resource description framework Query Language)的查询效率显得尤为重要。首先针对现有的基于Spark和基于主存(RAM)的分布式资源描述框架(RDF)系统进行详细调研;其次,从上述系统中选出8个具有代表性的系统进行查询性能评估,比较基于Spark和基于RAM的系统在不同查询类型、查询直径、数据集上的查询性能差异;然后,全面分析实验结果,对基于Spark和基于RAM的系统的查询性能进行评价;最后,针对现有系统在分布式SPARQL查询中存在的查询伸缩性差、查询连接复杂度高、查询编译时间长等问题,展望面向垂直应用领域的分布式SPARQL查询优化的未来研究方向。
关键词
分布式资源描述框架
主存
SPARK
分布式SPARQL查询
选择性
查询效率
查询准确性
Keywords
distributed Resource Description F
ram
ework(RDF)
random
access
memory
(
ram
)
Spark
distributed Simple Protocol and RDF Query Language(SPARQL)query
selectivity
query efficiency
query accuracy
分类号
TP311.133.1 [自动化与计算机技术—计算机软件与理论]
在线阅读
下载PDF
职称材料
题名
全相联Cache的体系结构级功耗估算与分析
5
作者
王永文
张民选
机构
国防科技大学计算机学院博士生队
出处
《计算机工程与应用》
CSCD
北大核心
2003年第26期21-23,27,共4页
基金
国家自然科学基金资助项目(编号:60273069
90207011)
文摘
Cache是现代微处理器中消耗能量最多的部件之一。论文研究了全相联cache的组织结构,给出了一种全相联cache的体系结构级功耗估算模型,验证了该模型的有效性,并定量地分析了全相联cache组织结构的功耗特性。
关键词
全相联cache
相联存储器阵列
随机存储器阵列
功耗模型
Keywords
Full-associative Cache,Content-Addressed
memory
(CAM)Array,
random
access
memory
(
ram
)Array,Power Model
分类号
TP302.7 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
基于FPGA的飞控计算机多路串行通信设计
被引量:
6
6
作者
喻少林
韩波
李平
机构
浙江大学导航制导与控制研究所
出处
《计算机工程》
CAS
CSCD
北大核心
2011年第20期242-245,共4页
基金
国家"863"计划基金资助项目(2006AA10Z204)
文摘
飞控计算机与外设进行多路串行通信时必须进行串口扩展,但传统的通用异步接发器(UART)扩展接口芯片引脚多、体积大,与其他器件的接口复杂。为此,采用一块现场可编程门阵列芯片,利用verilog HDL编程,设计通用异步收发器单元、数据接收控制器、数据发送控制器、双口随机存取存储器等模块,实现飞控计算机的10路串行通信,减少电路面积和功耗。在ISE9.1i上的仿真结果表明,该设计可实现数据的正确传输。
关键词
现场可编程门阵列
通用异步收发器
数据接收控制器
数据发送控制器
双口随机存取存储器
Keywords
Field Prog
ram
mable Gate Array(FPGA)
Universal Asynchronous Receiver/Transmitter(UART)
data-receive controller
data-send controller
dual-port
random
access
memory
(
ram
)
分类号
TP273.5 [自动化与计算机技术—检测技术与自动化装置]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
TP RAM的低功耗优化设计及应用
周清军
刘红侠
《计算机工程与应用》
CSCD
北大核心
2017
0
在线阅读
下载PDF
职称材料
2
基于SRAM和STT-RAM的混合指令Cache设计
皇甫晓妍
樊晓桠
黄小平
《计算机工程与应用》
CSCD
北大核心
2015
0
在线阅读
下载PDF
职称材料
3
一种内存网格的数据预取算法
褚瑞
卢锡城
肖侬
《软件学报》
EI
CSCD
北大核心
2006
2
在线阅读
下载PDF
职称材料
4
分布式资源描述框架数据管理系统查询性能评价
冯钧
王秉发
陆佳民
《计算机应用》
CSCD
北大核心
2022
2
在线阅读
下载PDF
职称材料
5
全相联Cache的体系结构级功耗估算与分析
王永文
张民选
《计算机工程与应用》
CSCD
北大核心
2003
0
在线阅读
下载PDF
职称材料
6
基于FPGA的飞控计算机多路串行通信设计
喻少林
韩波
李平
《计算机工程》
CAS
CSCD
北大核心
2011
6
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部