期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到111篇文章
< 1 2 … 6 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于Pipelined结构的电流型CMOS模数转换器电路设计 被引量：2
1
作者 周选昌 胡晓慧 《浙江大学学报（理学版）》 CAS CSCD 2013年第6期637-640,共4页
低功耗设计在当前超大规模集成电路中越来越重要.以电流信号为转换对象,利用电流传输理论,结合电流型CMOS电路设计技术,设计了8位基于Pipelined结构的ADC电路.结果表明,利用电流型CMOS电路可方便地实现电流信号的加减与放大运算,避免了... 低功耗设计在当前超大规模集成电路中越来越重要.以电流信号为转换对象,利用电流传输理论,结合电流型CMOS电路设计技术,设计了8位基于Pipelined结构的ADC电路.结果表明,利用电流型CMOS电路可方便地实现电流信号的加减与放大运算,避免了使用传统Pipelined电路结构中的运算放大器电路,因此电路结构简单,可显著降低电路的功耗,提高转换速度,计算机仿真结果表明,电路功能正确. 展开更多
关键词 pipelined 电流型CMOS 模数转换器(adc)
在线阅读 下载PDF
一种前后台结合的Pipelined ADC校准技术
2
作者 薛颜 徐文荣 +2 位作者 于宗光 李琨 李加燊 《半导体技术》 CAS 北大核心 2025年第1期46-54,共9页
针对Pipelined模数转换器(ADC)中采样电容失配和运放增益误差带来的非线性问题,提出了一种前后台结合的Pipelined ADC校准技术。前台校准技术通过对ADC量化结果的余量分析,补偿相应流水级的量化结果,后台校准技术基于伪随机(PN)注入的方... 针对Pipelined模数转换器(ADC)中采样电容失配和运放增益误差带来的非线性问题,提出了一种前后台结合的Pipelined ADC校准技术。前台校准技术通过对ADC量化结果的余量分析,补偿相应流水级的量化结果,后台校准技术基于伪随机(PN)注入的方式,利用PN的统计特性校准增益误差。本校准技术在系统级建模和RTL级电路设计的基础上,实现了现场可编程门阵列(FPGA)验证并成功流片。测试结果显示,在1 GS/s采样速率下,校准精度为14 bit的Pipelined ADC的有效位数从9.30 bit提高到9.99 bit,信噪比提高约4 dB,无杂散动态范围提高9.5 dB,积分非线性(INL)降低约10 LSB。 展开更多
关键词 pipelined模数转换器(adc) 电容失配 增益误差 前台校准 后台校准
在线阅读 下载PDF
一种11bit流水线高速模数转换器 被引量：1
3
作者 黄政 蔡孟冶 姜岩峰 《半导体技术》 CAS 北大核心 2024年第6期561-568,共8页
为解决流水线模数转换器(ADC)在连续工作时功耗高、电容器匹配度有限以及运算放大器大摆幅输出信号下线性度下降的问题,基于0.5μm BCD工艺,设计了一款11 bit流水线高速ADC。提出了无采样保持放大器、幅度减半和多位量化相结合的设计方... 为解决流水线模数转换器(ADC)在连续工作时功耗高、电容器匹配度有限以及运算放大器大摆幅输出信号下线性度下降的问题,基于0.5μm BCD工艺,设计了一款11 bit流水线高速ADC。提出了无采样保持放大器、幅度减半和多位量化相结合的设计方法,使ADC在大摆幅信号下有足够的线性度来处理信号,同时使电容数模转换器(DAC)的匹配精度满足ADC分辨率的要求,极大地降低了对电容阵列几何参数的匹配精度要求,具有较低的功耗。采用Cadence Virtuoso设计版图,测试结果表明,芯片的微分非线性(DNL)在-0.5~+0.5 LSB范围内,有效位数(ENOB)为10.61 bit,功耗为97 mW,获得了较好的性能。 展开更多
关键词 流水线模数转换器(adc) 幅度减半 无采样保持 线性度 多位量化 电容失配 有效位数(ENOB)
在线阅读 下载PDF
用于高精度模数转换器的CMOS可变增益放大器
4
作者 李振国 苏萌 +5 位作者 田迪 肖春 侯佳力 胡毅 沈红伟 王亚彬 《半导体技术》 CAS 北大核心 2024年第10期899-905,共7页
针对工业领域数据采集系统对大摆幅模拟信号精确采样的需求,提出了一种方便与高精度模数转换器(ADC)集成的CMOS可变增益放大器(VGA)。该VGA基于反相放大器结构,在5 V单电源供电的条件下支持最大±10 V信号输入。对传递函数的设计和... 针对工业领域数据采集系统对大摆幅模拟信号精确采样的需求,提出了一种方便与高精度模数转换器(ADC)集成的CMOS可变增益放大器(VGA)。该VGA基于反相放大器结构,在5 V单电源供电的条件下支持最大±10 V信号输入。对传递函数的设计和电路结构的优化可保证VGA高线性度的同时不降低信噪比(SNR)。电路采用TSMC 0.18μm CMOS工艺进行设计并流片,面积为0.23 mm^(2),5 V供电时功耗为1.5 mW。在输入信号1 kHz、采样率200 kS/s条件下,将VGA与16 bit逐次逼近寄存器(SAR)ADC进行联合测试,测试结果表明信噪比达到89.80 dB,总谐波失真(THD)为-102.31 dB。该VGA具有输入范围大、精度高、面积小的特点,为工业信号采集应用提供了高集成度的解决方案。 展开更多
关键词 可变增益放大器(VGA) CMOS工艺 宽摆幅 模数转换器(adc) 低噪声 低失真
在线阅读 下载PDF
超低功耗逐次逼近寄存器型模数转换器的设计 被引量：7
5
作者 居水荣 魏天尧 朱樟明 《半导体技术》 CAS CSCD 北大核心 2015年第3期174-181,共8页
采用逐次逼近方式设计了一个12 bit的超低功耗模数转换器(ADC)。为减小整个ADC的芯片面积、功耗和误差,提高有效位数(ENOB),在整个ADC的设计过程中采用了一种改进的分段电容数模转换器(DAC)阵列结构。重点考虑了同步时序产生电路结构,... 采用逐次逼近方式设计了一个12 bit的超低功耗模数转换器(ADC)。为减小整个ADC的芯片面积、功耗和误差,提高有效位数(ENOB),在整个ADC的设计过程中采用了一种改进的分段电容数模转换器(DAC)阵列结构。重点考虑了同步时序产生电路结构,对以上两个模块的版图设计进行了精细的布局。采用0.18μm CMOS工艺,该ADC的信噪比(SNR)为72 d B,有效位数(ENOB)为11.7 bit,该ADC的芯片面积只有0.36 mm2,典型的功耗仅为40μW,微分非线性误差小到0.6 LSB、积分非线性误差只有0.63 LSB。整个ADC性能达到设计要求。 展开更多
关键词 模数转换器(adc) 设计技术 芯片面积 低功耗 有效位数(ENOB)
在线阅读 下载PDF
一种用于流水线模数转换器的电容失配校准方法 被引量：3
6
作者 李福乐 李冬梅 +1 位作者 张春 王志华 《电子学报》 EI CAS CSCD 北大核心 2002年第11期1704-1706,共3页
对于流水线模数转换器来说 ,电容失配是一种主要的非线性误差源 .为了减小电容失配误差 ,本文提出了一种电容失配校准的方法 .该方法通过一种电荷相加、电容交换和电荷反转移的电路技术 ,可将电容失配误差减小至其 2次项 .动态模型仿真... 对于流水线模数转换器来说 ,电容失配是一种主要的非线性误差源 .为了减小电容失配误差 ,本文提出了一种电容失配校准的方法 .该方法通过一种电荷相加、电容交换和电荷反转移的电路技术 ,可将电容失配误差减小至其 2次项 .动态模型仿真演示了一个由 4 bit电容匹配精度实现 12 bit积分非线性 (INL)的例子 ,验证了电容失配校准的有效性 .与传统电路相比 ,该方法只需在模拟电路中增加几个开关 ,因此电路实现仍然简单 .另一方面 ,由于一个转换周期需要 2个以上的时钟相 ,会影响模数转换的速度 .因此 ,该方法适用于中等高速。 展开更多
关键词 流水线模数转换器 电容失配校准方法 电容交换 电路技术 adc模拟仿真
在线阅读 下载PDF
一种逐次逼近寄存器型模数转换器 被引量：5
7
作者 石蓝 居水荣 +1 位作者 丁瑞雪 朱樟明 《半导体技术》 CAS 北大核心 2020年第12期916-923,共8页
设计了一种逐次逼近寄存器型模数转换器(SAR ADC)。提出了一种新型全动态钟控比较器结构,消除了比较器的亚稳态误差,解决了ADC输出不稳定的问题,实现了失调和噪声之间良好的折中,提升了ADC的动态性能;设计了一种全新的自举开关,在确保... 设计了一种逐次逼近寄存器型模数转换器(SAR ADC)。提出了一种新型全动态钟控比较器结构,消除了比较器的亚稳态误差,解决了ADC输出不稳定的问题,实现了失调和噪声之间良好的折中,提升了ADC的动态性能;设计了一种全新的自举开关,在确保采样保持电路性能的同时提高了其可靠性;提出了一种新颖的正反馈结构的动态逻辑单元,并应用在逐次逼近逻辑电路中,在降低功耗的同时消除了误码问题;改进了共模电平产生电路结构,提高了共模电平的产生速度和稳定性。电路采用0.18μm DB S-BCD工艺设计实现,芯片面积约为360μm×560μm,10 bit分辨率模式下的功耗和信噪失真比(SNRD)分别为21.1μW和58.64 dB。 展开更多
关键词 模数转换器(adc) 逐次逼近寄存器(SAR) 比较器 自举开关 动态逻辑单元 共模电平
在线阅读 下载PDF
流水线模数转换器的接口电路 被引量：1
8
作者 常春波 廖述建 李晓芳 《仪器仪表学报》 EI CAS CSCD 北大核心 2006年第z1期907-908,910,共3页
本文介绍了基于流水线结构的模数转换器的基本结构及原理,并在此基础上给出了流水线型AD转换器的接口电路,能很好的匹配AD转换器的性能,消除转换时产生的误差和干扰。
关键词 流水线 模数转换器 接口电路
在线阅读 下载PDF
一种四通道高速高精度模数转换器设计 被引量：1
9
作者 刘海涛 张浩 +2 位作者 张理振 吴俊杰 徐宏林 《现代雷达》 CSCD 北大核心 2019年第12期44-48,共5页
高速高精度模数转换器是现代数字通信系统中必不可少的器件。文中针对多通道数字通信系统,设计了一种单片集成的四通道16位120 MS/s流水线模数转换器,内部集成基准源、时钟输入缓冲器和独立的四路转换核心,通过版图的合理布局,能够确保... 高速高精度模数转换器是现代数字通信系统中必不可少的器件。文中针对多通道数字通信系统,设计了一种单片集成的四通道16位120 MS/s流水线模数转换器,内部集成基准源、时钟输入缓冲器和独立的四路转换核心,通过版图的合理布局,能够确保四路模数转换的一致性以及良好的通道间的隔离度。该电路通过0.18μm CMOS工艺流片并测试验证,在120 MHz转换速度条件下,能够获得超过75 dB的信纳比,以及90 dBc以上的无杂散动态范围,通道间隔离度超过90 dB,整体功耗约1.3 W。 展开更多
关键词 模数转换器 流水线 四通道 CMOS
在线阅读 下载PDF
流水线模数转换器中的宽带电流型运算放大器 被引量：1
10
作者 贾华宇 刘丽 张建国 《光学精密工程》 EI CAS CSCD 北大核心 2014年第10期2855-2860,共6页
针对高清视频信号处理对动态范围大,运算速度快的模数转换器(ADC)的要求,提出了一种流水线宽带电流型运算放大器。该运算放大器的主放大器采用套筒式增益提高结构,辅助运算放大器用电流型放大器替代。采用电流共模反馈电路调节主运算放... 针对高清视频信号处理对动态范围大,运算速度快的模数转换器(ADC)的要求,提出了一种流水线宽带电流型运算放大器。该运算放大器的主放大器采用套筒式增益提高结构,辅助运算放大器用电流型放大器替代。采用电流共模反馈电路调节主运算放大器的支路电流以稳定输出共模电平;采用TSMC 0.18μm CMOS工艺设计电路。实验结果显示:辅助运算放大器采用源极输入,减小了信号主通路上的寄生电容,提高了整个运算放大器的电路速度。运算放大器的增益为83.19dB,相位裕度为61.6°,单位增益带宽为1.6GHz,功耗为9.3mW;在满幅度阶跃输入的情况下,输出建立时间小于1.83ns。将该运算放大器用于高清视频信号的流水线ADC中,实现了170MS/s,10bit精度的模数转换。同传统的电压型运算放大器相比,该运算放大器响应速度更快,功耗更低,可满足处理视频信号的要求。 展开更多
关键词 模数转换器 运算放大器 流水线模数转换器 电流模 共模反馈 增益提高
在线阅读 下载PDF
采用预充开关运放的低功耗12位40MS/s流水线模数转换器
11
作者 魏琦 韩丹丹 杨华中 《高技术通讯》 EI CAS CSCD 北大核心 2010年第3期292-297,共6页
设计了一个采用新型预充快速开启开关运放的低功耗12位40MS/s流水线模数转换器(ADC)。该转换器通过采用新型预充开关运放技术、采样保持电路消去结构、动态比较器和优化采样电容,大大降低了电路的功耗。电路设计采用1.8V 1P6M 0.18μmC... 设计了一个采用新型预充快速开启开关运放的低功耗12位40MS/s流水线模数转换器(ADC)。该转换器通过采用新型预充开关运放技术、采样保持电路消去结构、动态比较器和优化采样电容,大大降低了电路的功耗。电路设计采用1.8V 1P6M 0.18μmCMOS工艺,仿真结果表明,在40MS/s采样速率下,输入信号为19MHz时,无杂散动态范围(SFDR)为90.15dB,信噪失真比(SNDR)为72.98dB,功耗为27.9mW。 展开更多
关键词 流水线 模数转换器(adc) 开关运算放大器
在线阅读 下载PDF
0.13μm CMOS 60dB SFDR的8bit 250MS/s模数转换器(英文)
12
作者 万培元 方狄 +2 位作者 崔伟 John Yu 林平分 《半导体技术》 CAS CSCD 北大核心 2009年第12期1240-1243,共4页
论述了一种高速度低功耗的8位250 MHz采样速度的流水线型模数转换器(ADC)。在高速度采样下为了实现大的有效输入带宽,该模数转换器的前端采用了一个采样保持放大器(THA)。为了实现低功耗,每一级的运放功耗在设计过程中具体优化,并在流... 论述了一种高速度低功耗的8位250 MHz采样速度的流水线型模数转换器(ADC)。在高速度采样下为了实现大的有效输入带宽,该模数转换器的前端采用了一个采样保持放大器(THA)。为了实现低功耗,每一级的运放功耗在设计过程中具体优化,并在流水线上逐级递减。在250 MHz采样速度下,测试结果表明,在1.2 V供电电压下,所有模块总功耗为60 mW。在19 MHz的输入频率下,SFDR达到60.1 dB,SNDR为46.6 dB,有效比特数7.45。有效输入带宽大于70 MHz。该ADC采用TSMC 0.13μm CMOS 1P6M工艺实现,芯片面积为800μm×700μm。 展开更多
关键词 数模转换器 流水线 采样保持放大器 运算放大器 无杂散动态范围 互补金属氧化物半导体
在线阅读 下载PDF
改善辐照加固设计流水线型模数转换器性能的抖动电路技术
13
作者 余金山 梁盛铭 +5 位作者 马卓 王育新 张瑞涛 刘涛 李婷 俞宙 《上海交通大学学报》 EI CAS CSCD 北大核心 2013年第1期129-132,137,共5页
提出了一种能够改善高精度辐照加固设计流水线型模数转换器(ADC)动态性能指标的减式抖动电路技术.其中,基于深度伪随机数生成器所产生的伪随机数来驱动高精度数模转换器而生成所需的抖动信号,将抖动信号与ADC的输入信号相加输送给ADC进... 提出了一种能够改善高精度辐照加固设计流水线型模数转换器(ADC)动态性能指标的减式抖动电路技术.其中,基于深度伪随机数生成器所产生的伪随机数来驱动高精度数模转换器而生成所需的抖动信号,将抖动信号与ADC的输入信号相加输送给ADC进行量化,并将抖动信号从ADC量化输出中减去,以降低ADC的信噪比.结果表明,所提出的抖动电路技术能够改善ADC的静态和动态性能,特别是在ADC量化小的输入信号时. 展开更多
关键词 抖动 流水线 抗辐照加固设计 模数转换器
在线阅读 下载PDF
∑-△模数转换器AD7710工作原理和接口
14
作者 张培仁 王洪波 黄竣 《电子测量技术》 1999年第3期1-3,共3页
文中对四种最为常用的模数转换(A/D)技术加以比较,重点介绍了∑-△技术的工作原理。同时介绍了串行输入输出的24位ADC芯片AD7710的基本特点,最后给出它与8051单片机的接口示意图。
关键词 模数转换器 积分型 adc AD7710 芯片 接口
在线阅读 下载PDF
一种带宽可调的连续时间Δ-Σ模数转换器设计
15
作者 陈旭斌 沈玉鹏 +1 位作者 周旻 郁发新 《半导体技术》 CAS 北大核心 2019年第7期489-493,499,共6页
提出了一种带宽为1~32 MHz、以1 MHz为步进的可调的连续时间Δ-Σ模数转换器(ADC),并且在标准65 nm CMOS工艺下进行了流片验证。设计采用传统三阶级联反馈型(CRFB)结构,并基于图形处理器单元(GPU)加速的连续时间Δ-ΣADC调制器系数设计... 提出了一种带宽为1~32 MHz、以1 MHz为步进的可调的连续时间Δ-Σ模数转换器(ADC),并且在标准65 nm CMOS工艺下进行了流片验证。设计采用传统三阶级联反馈型(CRFB)结构,并基于图形处理器单元(GPU)加速的连续时间Δ-ΣADC调制器系数设计方法针对系统系数进行了优化。设计在3组可调电阻、电容阵列的基础上针对反馈电流数模转换器(DAC)以及运算放大器进行了功耗可调设计,从而实现了功耗、输入带宽的高度可调特性。仿真结果表明,Δ-ΣADC在30 MHz带宽模式下能够实现81.36 dBc的无杂散动态范围(SFDR),在1~32 MHz的不同带宽模式下能够实现80~85.9 dB的信噪失真比(SNDR)。整个接收系统的测试结果表明,在保证系统整体性能的情况下,在1,5,10,20和32 MHz带宽模式下其功耗分别为33.7,45,48.9,77.1和101 mW。Δ-ΣADC的芯片面积为0.55 mm^2。 展开更多
关键词 模数转换器(adc) Δ-Σ调制器 运算放大器 三阶级联反馈型(CRFB) CMOS工艺
在线阅读 下载PDF
利用流水并行比较法的模数转换器
16
作者 王百鸣 《半导体技术》 CAS CSCD 北大核心 2001年第1期30-33,共4页
提出了一种新型模数转换方法——流水并行式模数转换法，并给出了相应的ＡＤＣ实验结果。还介绍了流水并行式ＡＤＣ的电路设计和具体实现的要点。
关键词 流水并行比较法 电路设计 模糊转换器 模糊转换法
在线阅读 下载PDF
莱斯信道下大规模MIMO系统混合模数转换器的随机向量量化方案
17
作者 谢斌 刘述睿 谢舒闽 《高技术通讯》 北大核心 2017年第4期316-324,共9页
针对大规模MIMO系统用配置单精度模数转换器(ADC)来降低系统能耗会导致系统损失部分性能的问题,提出了一种莱斯信道下大规模MIMO系统的采用混合ADC的随机向量量化(RVQ)改进方案。该方案在频分双工模式下,首先在基站端采用高分辨率ADC和... 针对大规模MIMO系统用配置单精度模数转换器(ADC)来降低系统能耗会导致系统损失部分性能的问题,提出了一种莱斯信道下大规模MIMO系统的采用混合ADC的随机向量量化(RVQ)改进方案。该方案在频分双工模式下,首先在基站端采用高分辨率ADC和低分辨率ADC混合的接收方案处理信号,使接收的导频信号和有用信号具有较高的转换精度;系统对导频信号进行信道估计后,再对信道状态信息(CSI)进行RVQ处理,以此减小系统的反馈开销;最后运用最小均方误差(MMSE)信号检测算法减轻由量化误差引起的的用户间干扰,从而达到降低能耗并减小系统性能损失的目的。实验结果表明,这种改进的RVQ方案能在降低系统能耗的基础上有效减小系统容量损失,并使其和速率接近传统的高分辨率ADC接收方案。 展开更多
关键词 大规模MIMO 模数转换器(adc) 能耗 随机向量量化(RVQ) 和速率
在线阅读 下载PDF
1.8V 10bit 40MS/s的流水线模数转换器 被引量：3
18
作者 谭晓 郭桂良 +1 位作者 杜占坤 阎跃鹏 《半导体技术》 CAS CSCD 北大核心 2009年第10期1046-1050,共5页
设计了一个10bit,40MS/s流水线模数转换器,适用于无线传感器网络(WSN)嵌入式芯片中。基于对电容失配的非线性影响的分析,提出了每级多比特的结构,使ADC具有很好的线性度。片内集成了参考电压源,大大减少了外围电路的数量。芯片采用SMIC0... 设计了一个10bit,40MS/s流水线模数转换器,适用于无线传感器网络(WSN)嵌入式芯片中。基于对电容失配的非线性影响的分析,提出了每级多比特的结构,使ADC具有很好的线性度。片内集成了参考电压源,大大减少了外围电路的数量。芯片采用SMIC0.18μmCMOS工艺实现,在40MS/s采样率下,电路微分非线性(DNL)最大0.42LSB,积分非线性(INL)最大0.93LSB,有效精度(ENOB)最高达9bit。电路使用1.8V电压供电,核心面积1.5mm2,核心电路功耗73mW。 展开更多
关键词 无线传感网 模数转换器 流水线 电容失配 参考电压源
在线阅读 下载PDF
一种10位50MHz流水线模数转换器的设计 被引量：2
19
作者 王林锋 周建伟 +2 位作者 甘小伟 刘利宾 邢少川 《半导体技术》 CAS CSCD 北大核心 2012年第2期122-125,共4页
采用每级1.5 bit和每级2.5 bit相结合的方法设计了一种10位50 MHz流水线模数转换器。通过采用自举开关和增益自举技术的折叠式共源共栅运算放大器,保证了采样保持电路和级电路的性能。该电路采用华润上华(CSMC)0.5μm 5 V CMOS工艺进行... 采用每级1.5 bit和每级2.5 bit相结合的方法设计了一种10位50 MHz流水线模数转换器。通过采用自举开关和增益自举技术的折叠式共源共栅运算放大器,保证了采样保持电路和级电路的性能。该电路采用华润上华(CSMC)0.5μm 5 V CMOS工艺进行版图设计和流片验证,芯片面积为5.5 mm2。测试结果表明:该模数转换器在采样频率为50 MHz,输入信号频率为30 kHz时,信号加谐波失真比(SNDR)为56.5 dB,无杂散动态范围(SFDR)为73.9 dB。输入频率为20 MHz时,信号加谐波失真比为52.1 dB,无杂散动态范围为65.7 dB。 展开更多
关键词 流水线模数转换器 采样保持电路 运算放大器 自举开关 增益自举
在线阅读 下载PDF
一种采用4bit MDAC的12bit流水线模数转换器 被引量：2
20
作者 庞瑞龙 赵毅强 +1 位作者 岳森 秦国轩 《半导体技术》 CAS CSCD 北大核心 2014年第2期93-97,102,共6页
采用GF 0.18μm标准CMOS工艺,设计并实现了一种12 bit 20 MS/s流水线模数转换器(ADC)。整体架构采用第一级4 bit与1.5 bit/级的相结合的方法。采用改进的增益数模单元(MDAC)结构和带驱动能力的栅自举开关来提高MDAC的线性度和精度。为... 采用GF 0.18μm标准CMOS工艺,设计并实现了一种12 bit 20 MS/s流水线模数转换器(ADC)。整体架构采用第一级4 bit与1.5 bit/级的相结合的方法。采用改进的增益数模单元(MDAC)结构和带驱动能力的栅自举开关来提高MDAC的线性度和精度。为了降低子ADC的功耗,采用开关电容式比较器。仿真结果表明,优化的带驱动的栅自举开关可减小采样保持电路(SHA)的负载压力,有效降低开关导通电阻,降低电路的非线性。测试结果表明:在20 MS/s的采样率下,输入信号为1.234 1 MHz时,该ADC的微分非线性(DNL)为+0.55LSB/-0.67LSB,积分非线性(INL)为+0.87LSB/-0.077LSB,信噪比(SNR)为73.21 dB,无杂散动态范围(SFDR)为69.72 dB,有效位数(ENOB)为11.01位。芯片面积为6.872 mm2,在3.3 V供电的情况下,功耗为115 mW。 展开更多
关键词 模数转换器(adc) 增益数模(MDAC) 带驱动栅自举开关 开关电容比较器 CMOS工艺
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 6 下一页 到第 页
关于我们 | 版权声明 | 联系我们 | 帮助中心| 意见反馈
主办单位：上海市教育委员会
技术支持：重庆维普资讯有限公司
渝公网安备 50019002500403号
使用帮助 返回顶部