基于龙芯LA132软核处理器的宇航级SoPC设计 被引量：1

1

作者 刘珍妮 安军社 胡婉如 《电讯技术》 北大核心 2024年第5期772-777,共6页

针对现有星载计算机主控系统灵活性差和在空间辐射环境中存在单粒子翻转等问题,设计了一种灵活性强、可靠性高、自主可控的宇航级片上可编程系统(System-on-Programmable-Chip,SoPC)。该系统将龙芯LA132软核处理器应用于航天领域,降低... 针对现有星载计算机主控系统灵活性差和在空间辐射环境中存在单粒子翻转等问题,设计了一种灵活性强、可靠性高、自主可控的宇航级片上可编程系统(System-on-Programmable-Chip,SoPC)。该系统将龙芯LA132软核处理器应用于航天领域,降低了星载计算机主控系统的体积。为系统存储单元设计实现了一种基于矩阵算法的RS(8,4)码,可在无延迟的情况下实现错误检测与纠正功能,增强了系统的可靠性。测试结果表明,该SoPC系统在Xilinx KCU105硬件平台上可实现单周期内对两个错误符号的检测与纠正,满足宇航级安全性与可靠性的需求,为星载计算机主控系统的小型化提供了一种新的解决方案。 展开更多

关键词 星载计算机 片上可编程系统(SoPC) 软核处理器 错误检测与纠正(EDAC)

在线阅读 下载PDF 职称材料

基于PicoBlaze的多软核网络处理结构研究

2

作者 李虹霏 赵明 《计算机工程》 CAS CSCD 北大核心 2009年第7期85-86,89,共3页

介绍一种基于多个8位CPU软核PicoBlaze的网络处理结构。该结构利用现场可编程门阵列(FPGA)的并行性和网络协议分层结构的特点,可以实现一些相对复杂的网络处理功能,并且易于扩展和开发。通过在FPGA上完整实现一个远程启动服务器端的设... 介绍一种基于多个8位CPU软核PicoBlaze的网络处理结构。该结构利用现场可编程门阵列(FPGA)的并行性和网络协议分层结构的特点,可以实现一些相对复杂的网络处理功能,并且易于扩展和开发。通过在FPGA上完整实现一个远程启动服务器端的设计实例,阐明具体的设计方法。 展开更多

关键词 现场可编程门阵列 picoblaze软核处理器 多软核网络处理 远程启动

在线阅读 下载PDF 职称材料

片上多核处理器容软错误执行模型 被引量：3

3

作者 龚锐 戴葵 王志英 《计算机学报》 EI CSCD 北大核心 2008年第11期2047-2059,共13页

随着工艺的进步,微处理器将面临越来越严重的软错误威胁.文中提出了两种片上多核处理器容软错误执行模型:双核冗余执行模型DCR和三核冗余执行模型TCR.DCR在两个冗余的内核上以一定的时间间距运行两份相同的线程,store指令只有在进行了... 随着工艺的进步,微处理器将面临越来越严重的软错误威胁.文中提出了两种片上多核处理器容软错误执行模型:双核冗余执行模型DCR和三核冗余执行模型TCR.DCR在两个冗余的内核上以一定的时间间距运行两份相同的线程,store指令只有在进行了结果比较以后才能提交.每个内核增加了硬件实现的现场保存与恢复机制,以实现对软错误的恢复.文中选择的现场保存点有利于隐藏现场保存带来的时间开销,并且采用了特殊的机制保证恢复执行和原始执行过程中load数据的一致性.TCR执行模型通过在3个不同的内核上运行相同的线程实现对软错误的屏蔽.在检测到软错误以后,TCR可以进行动态重构,屏蔽被软错误破坏的内核.实验结果表明,与传统的软错误恢复执行模型CRTR相比,DCR和TCR对核间通信带宽的需求分别降低了57.5%和54.2%.在检测到软错误的情况下,DCR的恢复执行带来5.2%的性能开销,而TCR的重构带来的性能开销为1.3%.错误注入实验表明,DCR能够恢复99.69%的软错误,而TCR实现了对SEU(Single Event Upset)型故障的全面屏蔽. 展开更多

关键词 片上多核处理器 执行模型 软错误恢复 软错误屏蔽 双核冗余 三核冗余

在线阅读 下载PDF 职称材料

一种面向多核处理器I/O系统软错误容错方法

4

作者 郭御风 郭诵忻 龚锐 《计算机工程与科学》 CSCD 北大核心 2011年第10期76-79,共4页

集成电路制造工艺的飞速发展,使得集成电路的特征尺寸不断减少和集成度不断提高,造成集成电路对工作环境的影响越来越敏感,发生软错误的几率不断增加,对可靠性造成重要影响。随着微处理器进入了多核时代,丰富的片上资源给软错误加固带... 集成电路制造工艺的飞速发展,使得集成电路的特征尺寸不断减少和集成度不断提高,造成集成电路对工作环境的影响越来越敏感,发生软错误的几率不断增加,对可靠性造成重要影响。随着微处理器进入了多核时代,丰富的片上资源给软错误加固带来了很好的机遇。本文针对多核处理器中I/O系统软错误,提出了一种基于多核处理器的软件Scrub方法对软错误进行加固。测试结果表明,我们提出的软错误容错方法可以大大提高I/O系统的可靠性。 展开更多

关键词 多核处理器 软错误 可靠性 SCRUB

在线阅读 下载PDF 职称材料

基于MicroBlaze软核处理器的Bootloader设计 被引量：5

5

作者 戴岳 苗长云 荣锋 《工矿自动化》 2009年第11期20-23,共4页

文章介绍了基于MicroBlaze软核处理器的Bootloader程序的设计,详细介绍了适用该程序的FPGA嵌入式系统的硬件配置及Bootloader程序设计的硬件逻辑设计流程和软件设计流程。该程序是在FPGA硬件配置完毕之后,在内部处理器上运行的一段启动... 文章介绍了基于MicroBlaze软核处理器的Bootloader程序的设计,详细介绍了适用该程序的FPGA嵌入式系统的硬件配置及Bootloader程序设计的硬件逻辑设计流程和软件设计流程。该程序是在FPGA硬件配置完毕之后,在内部处理器上运行的一段启动代码,用来将FLASH中的用户程序传输至外部RAM,并引导嵌入式系统从用户程序中开始运行。它解决了使用大规模复杂应用程序的嵌入式系统的引导问题,已在实际中应用,具有良好的适应性。 展开更多

关键词 嵌入式系统 BOOTLOADER程序 MicroBlaze软核处理器 硬件逻辑设计 软件设计 FPGA SPI FLASH

在线阅读 下载PDF 职称材料

软核处理器在无线电引信遥控装定中的应用

6

作者 张勇平 朱华兵 《弹箭与制导学报》 CSCD 北大核心 2006年第3期205-206,210,共3页

介绍软核处理器的概念及最新发展技术,给出软核处理器在无线电引信遥控装定中的应用。

关键词 软核处理器 IP核 CoreConnect 遥控装定

在线阅读 下载PDF 职称材料

一种基于Nios Ⅱ软核的嵌入式图像采集处理系统设计 被引量：10

7

作者 龚向东 刘春平 +1 位作者 黄虹宾 曾振兴 《电子测量技术》 2010年第2期75-78,94,共5页

提出了一种基于Nios Ⅱ软核处理器的嵌入式图像采集处理系统架构,在图像采集缓存区、图像处理缓存区和图像显示缓冲区之间通过Avalon总线流模式管道实现了数据的高速传输,着重介绍了该系统中组件模块的定制与设计,并给出了该系统的一个... 提出了一种基于Nios Ⅱ软核处理器的嵌入式图像采集处理系统架构,在图像采集缓存区、图像处理缓存区和图像显示缓冲区之间通过Avalon总线流模式管道实现了数据的高速传输,着重介绍了该系统中组件模块的定制与设计,并给出了该系统的一个应用实例。 展开更多

关键词 软核处理器 嵌入式系统 图像采集 图像处理 流模式管道

在线阅读 下载PDF 职称材料

共享资源Nios Ⅱ多处理器系统研究 被引量：1

8

作者 张慧 孙惠章 《现代电子技术》 2013年第16期52-55,共4页

为开发具有自主、新颖的嵌入式多处理器系统,满足功能、成本、体积和功耗的要求。对设计NiosⅡ软核多处理器系统存在的问题进行了研究,给出了一种层次结构的共享资源NiosⅡ嵌入式软核六处理器系统的实例。通过对硬件互斥核,程序存储器分... 为开发具有自主、新颖的嵌入式多处理器系统,满足功能、成本、体积和功耗的要求。对设计NiosⅡ软核多处理器系统存在的问题进行了研究,给出了一种层次结构的共享资源NiosⅡ嵌入式软核六处理器系统的实例。通过对硬件互斥核,程序存储器分区,重叠地址空间,启动地址和异常地址的分析,提出了多处理器系统共享片上存储器、FLASH存储器和外设资源的解决方法,为NiosⅡ嵌入式多处理器系统的设计提供了有效的方法和途径。 展开更多

关键词 多处理器 软核 自主设计 互斥核 共享资源 启动地址 程序存储器

在线阅读 下载PDF 职称材料

Excalibur嵌入处理器可编程逻辑的解决方案

9

《半导体技术》 CAS CSCD 北大核心 2002年第4期55-59,共5页

本文阐述嵌入处理器可编程路径方案的演化及领先可编程逻辑供货商所提供的嵌入处理器可编程逻辑解决方案。

关键词 Excalibur 可编程逻辑 嵌入处理器 PLD 可重配置 系统集成 软核 硬核

在线阅读 下载PDF 职称材料

一种流体系结构中软硬结合的异构核协同方法 被引量：2

10

作者 任巨 何义 +4 位作者 荀长庆 杨乾明 文梅 伍楠 张春元 《计算机学报》 EI CSCD 北大核心 2008年第11期2038-2046,共9页

在流体系结构中,标量核同流处理核是异构核,它们之间的协同是流处理器能够正确、高效运转的基础.文中针对异构核间所采用的软件协同方法性能低的问题,提出了一种软件和硬件相结合的异构核协同方法,并基于MASA-I流处理SOPC系统进行了实现... 在流体系结构中,标量核同流处理核是异构核,它们之间的协同是流处理器能够正确、高效运转的基础.文中针对异构核间所采用的软件协同方法性能低的问题,提出了一种软件和硬件相结合的异构核协同方法,并基于MASA-I流处理SOPC系统进行了实现.使用媒体和数字信号处理领域核心算法进行测试的结果表明,与软件协同方法相比,使用文中方法的协同性能有2个量级的提升,程序整体性能提高一倍. 展开更多

关键词 异构核 核间协同 软硬结合 流处理器 体系结构

在线阅读 下载PDF 职称材料

基于NIOS软核CPU技术的多路电话计费系统的设计与实现

11

作者 魏毅 柯赓 《现代电子技术》 2005年第9期76-78,共3页

随着CPU性能的大幅提升,嵌入式系统的设计已经进入了更广范的领域,在单一芯片上采用更合理的设计工艺、集成更多的逻辑功能,已经成为技术发展趋势。介绍了一套基于Altera公司的NIOS嵌入式CPU开发的多路电话计费系统。该系统充分体现了SO... 随着CPU性能的大幅提升,嵌入式系统的设计已经进入了更广范的领域,在单一芯片上采用更合理的设计工艺、集成更多的逻辑功能,已经成为技术发展趋势。介绍了一套基于Altera公司的NIOS嵌入式CPU开发的多路电话计费系统。该系统充分体现了SOPC(System On Programmable Chip)的设计理念,采用Altera公司的Cyclone芯片实现了多路电话的计费、管理等功能,获得了最优的性价比。从硬件设计与软件设计2个方面介绍了系统的开发流程,尤其是对片内资源的配置部分做了详细地说明。 展开更多

关键词 片上可编程系统 知识产权 软核处理器 嵌入式系统

在线阅读 下载PDF 职称材料

嵌入式系统软硬件协同设计中的快速样机平台 被引量：9

12

作者 吴百锋 彭澄廉 孙晓光 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2003年第7期778-782,共5页

提出一种嵌入式系统软硬件协同设计的快速样机平台设计方案 ,该方案使用系统级可编程芯片和处理机软核技术来构成快速样机平台所需的FPGA阵列和规模可调的处理机 ,以此实现软硬件的更紧密灵活的耦合和更小的通信延迟 可重构逻辑的应用... 提出一种嵌入式系统软硬件协同设计的快速样机平台设计方案 ,该方案使用系统级可编程芯片和处理机软核技术来构成快速样机平台所需的FPGA阵列和规模可调的处理机 ,以此实现软硬件的更紧密灵活的耦合和更小的通信延迟 可重构逻辑的应用使得该快速样机平台具有简单规整的结构 ,一方面使得快速样机平台之间的扩展连接更为容易 。 展开更多

关键词 嵌入式系统 软硬件协同设计 处理器 硬核 软核

在线阅读 下载PDF 职称材料

基于SoPC的嵌入式语音处理系统的设计与实现 被引量：4

13

作者 李颖宏 赵俊桃 《现代电子技术》 2009年第2期33-35,38,共4页

介绍一种基于SoPC技术实现的语音处理系统的设计方法。系统主要由CycloneⅡFPGA内嵌NiosⅡ软核处理器及音频编/解码芯片构成;通过构建嵌入式Linux操作系统来实现对音频信号的采集和回放处理。详细介绍通过SoPCBuilder配置NiosⅡ嵌入式... 介绍一种基于SoPC技术实现的语音处理系统的设计方法。系统主要由CycloneⅡFPGA内嵌NiosⅡ软核处理器及音频编/解码芯片构成;通过构建嵌入式Linux操作系统来实现对音频信号的采集和回放处理。详细介绍通过SoPCBuilder配置NiosⅡ嵌入式处理器、外围设备及接口的过程,以及嵌入式Linux操作系统在SoPC系统上的移植过程。利用SoPC系统的可裁减性以及嵌入式系统的可移植性,可使该设计作为一个子系统应用在如网络会议的视频电话中,该方法对SoPC系统的开发研究具有较高的参考价值。 展开更多

关键词 片上系统 嵌入式LINUX 音频编码 音频解码 软核处理器

在线阅读 下载PDF 职称材料

基于Microblaze的MEMS加速度计信号处理系统 被引量：3

14

作者 孟桂芳 周文闻 王芃 《仪表技术与传感器》 CSCD 北大核心 2013年第12期84-86,89,共4页

针对目前MEMS加速度计信号处理系统在应用中满足小型化的需求,设计出了基于Microblaze的MEMS加速度计信号处理系统。采用FPGA作为硬件基础,嵌入软核CPU,扩展ADC、温度传感器、EEPROM、UART等外设接口。设计出了数字滤波器的原型,并通过... 针对目前MEMS加速度计信号处理系统在应用中满足小型化的需求,设计出了基于Microblaze的MEMS加速度计信号处理系统。采用FPGA作为硬件基础,嵌入软核CPU,扩展ADC、温度传感器、EEPROM、UART等外设接口。设计出了数字滤波器的原型,并通过递推算法在片内实现其功能。根据实测的加速度计温度曲线,通过多项式数据拟合的方法得出了零g下加速度计零偏关于温度的函数。实验结果表明,所设计的信号处理系统能准确采集加速度信息并传送给上位机,同时在启动温度补偿算法以后,加速度计的温漂得到了一定的改善,满足了加速度计系统实现高度集成化的需求。 展开更多

关键词 微机械 加速度计 软核处理器 可编程逻辑门阵列 温度补偿 数字滤波器

在线阅读 下载PDF 职称材料

基于SOPC的软硬件协同设计 被引量：1

15

作者 刘永恩 《无线电通信技术》 2009年第2期58-60,共3页

对SOPC的发展现状和相关技术进行了研究,简要论述了SOPC的优点,介绍了软硬件协同设计可以根据系统各功能模块的特点和设计约束来选择合适的软件或硬件实现方式的设计原理。以Altera公司的SOPC实现平台为背景,结合实际工程应用,介绍了基... 对SOPC的发展现状和相关技术进行了研究,简要论述了SOPC的优点,介绍了软硬件协同设计可以根据系统各功能模块的特点和设计约束来选择合适的软件或硬件实现方式的设计原理。以Altera公司的SOPC实现平台为背景,结合实际工程应用,介绍了基于SOPC的软硬件协同设计的设计流程,从而探讨出一种便捷实用的软硬件协同设计方法。 展开更多

关键词 SOPC FPGA 软核处理器 协同设计 软硬件划分

在线阅读 下载PDF 职称材料

基于SOPC的液晶显示控制器IP核设计 被引量：2

16

作者 郑轲 栾远飞 汪永安 《液晶与显示》 CAS CSCD 北大核心 2008年第1期77-81,共5页

实现了只需要更改点阵参数,并重新编译,就能适用于不同规模点阵式液晶显示控制器的IP核设计。通过在现场可编程门阵列(FPGA)器件中构建软核处理器(NiosⅡ)来代替专用集成电路,并在NiosⅡ中嵌入C程序,根据给定的点阵数自动化地实现了在... 实现了只需要更改点阵参数,并重新编译,就能适用于不同规模点阵式液晶显示控制器的IP核设计。通过在现场可编程门阵列(FPGA)器件中构建软核处理器(NiosⅡ)来代替专用集成电路,并在NiosⅡ中嵌入C程序,根据给定的点阵数自动化地实现了在不同点阵规模下的各种设计参数的计算。结合FPGA和特定的程序流程,使显示控制器在适用性、成本和可靠性方面得到了很好的提升。 展开更多

关键词 显示控制器 现场可编程门阵列 软核处理器

在线阅读 下载PDF 职称材料

基于SOPC的便携式高精度频率仪设计 被引量：7

17

作者 张天恒 叶伟 +2 位作者 王阳阳 张兴红 陈鸿雁 《仪表技术与传感器》 CSCD 北大核心 2015年第5期34-37,共4页

随着频率测量系统在许多领域的广泛应用,为了达到高速高精度宽量程的频率测量,介绍了基于Nios II处理器软核的SOPC为控制核心,采用直接数字频率合成(DDS)技术,在SOPC上构建通道切换逻辑控制、信号处理器模块以及人机交互模块,实现高速... 随着频率测量系统在许多领域的广泛应用,为了达到高速高精度宽量程的频率测量,介绍了基于Nios II处理器软核的SOPC为控制核心,采用直接数字频率合成(DDS)技术,在SOPC上构建通道切换逻辑控制、信号处理器模块以及人机交互模块,实现高速多通道数据运算与处理,缩小了频率仪体积,并降低了开发成本。通过通道切换逻辑控制,实现宽量程频率采样。通过细分插补软件算法实现0.061 ns级的时间测量,从而实现高精度的频率测量。 展开更多

关键词 直接数字频率合成 NiosⅡ软核处理器 宽量程频率采样 细分插补算法

在线阅读 下载PDF 职称材料

基于SOPC技术的视频点播系统设计 被引量：5

18

作者 王建国 洪胜峰 +1 位作者 綦声波 吴书铭 《计算机工程》 CAS CSCD 北大核心 2007年第22期277-279,282,共4页

提出一种以Altera公司高性能的FPGA芯片为平台,利用SOPC技术和双Nios II处理器设计实现16终端视频点播系统的方法。阐述了在可编程逻辑设计中使用"乒乓操作"实现高速数据传输的设计思想与实现方法。介绍多CPU系统中各CPU之间... 提出一种以Altera公司高性能的FPGA芯片为平台,利用SOPC技术和双Nios II处理器设计实现16终端视频点播系统的方法。阐述了在可编程逻辑设计中使用"乒乓操作"实现高速数据传输的设计思想与实现方法。介绍多CPU系统中各CPU之间同步通信技术的设计方法。 展开更多

关键词 可编程片上系统技术 视频点播 NIOSII软核处理器 双处理器系统

在线阅读 下载PDF 职称材料

基于NIOS的SOPC设计 被引量：23

19

作者 方茁 彭澄廉 陈泽文 《计算机工程与设计》 CSCD 2004年第4期504-507,共4页

SOPC是Altera公司提出的一种灵活、高效的片上系统设计方案。它将处理器、存储器、I/O口等系统设计需要的组件集成到一个PLD器件上,构建成一个可编程的片上系统。NIOS是Altera公司开发的可进行SOPC设计的处理器软核。通过一个实例,详细... SOPC是Altera公司提出的一种灵活、高效的片上系统设计方案。它将处理器、存储器、I/O口等系统设计需要的组件集成到一个PLD器件上,构建成一个可编程的片上系统。NIOS是Altera公司开发的可进行SOPC设计的处理器软核。通过一个实例,详细介绍了如何在Excalibur平台上实现一个基于NIOS的SOPC设计。 展开更多

关键词 NIOS SOPC技术 Altera公司 片上系统设计方案 开发平台 处理器软核 片上可编程系统

在线阅读 下载PDF 职称材料

最新的SOPC技术与EDA实验教学 被引量：18

20

作者 韦思健 张驰 +1 位作者 韩文龙 马博坤 《实验技术与管理》 CAS 2006年第1期113-115,共3页

本文以清华大学科教仪器厂开发的TPG-EDA／SOPC教学实验平台为例介绍了传统的EDA（电子设计自动化）实验以及最新的SOPC（基于可编程片系统）技术，基于SOPC技术的系统级设计可以使用RISC（精简指令集）处理器软核，用来支持学生各种不... 本文以清华大学科教仪器厂开发的TPG-EDA／SOPC教学实验平台为例介绍了传统的EDA（电子设计自动化）实验以及最新的SOPC（基于可编程片系统）技术，基于SOPC技术的系统级设计可以使用RISC（精简指令集）处理器软核，用来支持学生各种不同的实验项目。通过使用EDA设计工具，RISC软核处理器的C编泽器以及大量的FPGA（现场可编程门阵列）资源，可以使用或者重复使用IP来完成各种学生感兴趣的实验项目，培养和锻炼学生的系统级设计能力。 展开更多

关键词 系统设计 SOPC(基于可编程片系统) 软核处理器 FPGA(现场可编程门阵列)

在线阅读 下载PDF 职称材料