期刊文献+
共找到77篇文章
< 1 2 4 >
每页显示 20 50 100
一种高性能PCIe接口设计与实现
1
作者 张梅娟 辛昆鹏 周迁 《现代电子技术》 北大核心 2025年第8期70-74,共5页
多款处理器在PCIe 2.0×4下传输速率不足理论带宽的20%,最高仅有380 MB/s,不能满足实际应用需求。为解决嵌入式处理器PCIe接口传输速率过低的问题,设计一款高性能PCIe接口,有效提高了接口数据传输速率。经性能瓶颈系统分析,增加设计... 多款处理器在PCIe 2.0×4下传输速率不足理论带宽的20%,最高仅有380 MB/s,不能满足实际应用需求。为解决嵌入式处理器PCIe接口传输速率过低的问题,设计一款高性能PCIe接口,有效提高了接口数据传输速率。经性能瓶颈系统分析,增加设计PCIe DMA与处理器Cache一致性功能,能解决DMA传输完成后软件Cache同步耗时严重的问题,使速率提升3.8倍,达到1 450 MB/s。在硬件设计上DMA支持链表模式,通过描述符链表将分散的内存集聚起来,一次DMA启动可完成多个非连续地址内存的数据传输,并优化与改进软件驱动中分散集聚DMA实现方式,充分利用硬件Cache一致性功能,进一步提升10%的传输速率,最终达到PCIe 2.0×4理论带宽的80%。此外,该PCIe接口采用多通道DMA的设计,最大支持8路独立DMA读写通道,可应用于多核多任务并行传输数据的应用场景,更进一步提升整体数据传输带宽。经验证,该PCIe接口具有良好的稳定性和高效性,最大可支持8通道数据并行传输,且单通道传输速率可达到理论速率的80%。 展开更多
关键词 pcie接口 DMA控制器 高速数据传输 CACHE一致性 多通道设计 分散集聚 链表模式
在线阅读 下载PDF
基于PES32NT24AG2芯片的PCIe交换器的实现 被引量:8
2
作者 张博 刘子逸 《无线电通信技术》 2014年第3期79-81,85,共4页
处理器之间使用PCIe总线交换高速数据的需求越来越强烈,目前一一对应的PCIe总线结构不能满足多处理器之间高速数据传输的需求,迫切需要针对PCIe总线交换技术进行研究。为了提升PCIe总线的数据传输交换能力,设计了一种以IDT公司的PES32NT... 处理器之间使用PCIe总线交换高速数据的需求越来越强烈,目前一一对应的PCIe总线结构不能满足多处理器之间高速数据传输的需求,迫切需要针对PCIe总线交换技术进行研究。为了提升PCIe总线的数据传输交换能力,设计了一种以IDT公司的PES32NT24AG2芯片为核心的PCIe交换器,介绍了设计方案和PICe交换器的测试方法,验证了设计的可行性。 展开更多
关键词 pcie总线 pcie交换 pcie交换器
在线阅读 下载PDF
嵌入式异构智能计算系统的PCIe总线传输带宽优化
3
作者 喻绪邦 吴济文 +2 位作者 夏宏 莫昊 赵二虎 《计算机应用》 北大核心 2025年第9期2913-2918,共6页
近年来随着人工智能(AI)技术的发展,深度学习算法和专用AI处理器芯片已日益广泛地应用于边缘端和物端数据信号处理系统,如何在赋能系统高智能计算能力的同时,实现异构处理器之间高带宽、低延时的数据传输,已成为亟须解决的核心技术之一... 近年来随着人工智能(AI)技术的发展,深度学习算法和专用AI处理器芯片已日益广泛地应用于边缘端和物端数据信号处理系统,如何在赋能系统高智能计算能力的同时,实现异构处理器之间高带宽、低延时的数据传输,已成为亟须解决的核心技术之一。因此,设计一种集成寒武纪MLU220芯片、国产飞腾FT2000/4型CPU和Xilinx XC7K325T现场可编程门阵列(FPGA)的嵌入式异构智能计算系统,系统异构处理器之间采用PCIe(Peripheral Component Interconnect express)总线实现高速互联与数据传输。此外,提出一种Linux下的PCIe总线Scatter-Gather DMA(Direct Memory Access)传输优化技术,通过基于双缓冲的预取技术和基于工作队列的中断处理,有效提高CPU与FPGA异构处理器之间的PCIe总线数据传输带宽。系统图像传输测试结果表明,CPU与FPGA异构处理器之间的PCIe2.0 X4总线传输10张2048×1024灰度图像数据时,所提系统在DMA双通道上的读写速率分别达到了1610 MB/s和1655 MB/s,为PCIe2.0 X4总线理论带宽值的81%和83%,验证了所设计系统的实用性和先进性。 展开更多
关键词 pcie总线 异构计算系统 Scatter-Gather DMA DMA多通道 图像传输
在线阅读 下载PDF
基于UVM的PCIe交换芯片Switch子系统验证平台的设计
4
作者 郑锐 沈剑良 +2 位作者 刘冬培 李智超 曹睿 《计算机应用研究》 北大核心 2025年第5期1480-1489,共10页
PCIe是一种高速串行计算机扩展总线标准,据此设计的PCIe交换芯片可将CPU提供的PCIe通道扩展出更多的PCIe接口。然而,随着PCIe交换芯片设计复杂度和验证向量剧增,传统基于Verilog搭建的验证平台难以实现对逻辑复杂的Switch子系统高效地验... PCIe是一种高速串行计算机扩展总线标准,据此设计的PCIe交换芯片可将CPU提供的PCIe通道扩展出更多的PCIe接口。然而,随着PCIe交换芯片设计复杂度和验证向量剧增,传统基于Verilog搭建的验证平台难以实现对逻辑复杂的Switch子系统高效地验证,且缺乏功能覆盖率模型。为解决上述问题,采用UVM通用验证方法学,搭建了针对PCIe交换芯片中Switch子系统的验证平台,采用层次划分设计,支持覆盖率驱动,且较于一般UVM验证平台作出效率优化。具体而言,首先,对平台组件Reference Model建立通信对象和通信方式进行优化设计;其次,对平台组件ScoreBoard的比对方式和接收报文端口进行改进;最后,依据PCIe协议及交换芯片特点,对功能点进行梳理分类后针对性地设计了测试用例,对Switch子系统进行全面验证。经信号波形及覆盖率数据的分析表明,改进后的验证平台在没有人为过滤的情况下实现了96.8%的代码覆盖率和100%的功能覆盖率,仿真时间平均减少了约10%。该平台显著提升了验证效率,高效地支撑了PCIe交换芯片的验证工作,为相关UVM验证平台的搭建提供了参考。 展开更多
关键词 pcie交换芯片 Switch子系统 UVM验证平台 reference model ScoreBoard 覆盖率
在线阅读 下载PDF
PCIE数据采集系统的驱动程序开发 被引量:13
5
作者 梁国龙 何昕 +1 位作者 魏仲慧 王军 《计算机工程与应用》 CSCD 北大核心 2009年第31期63-65,72,共4页
为了提高数据传输速度和准确性,研制了一套基于PCIE接口的数据采集系统。该系统运用了模块化设计思路,包括数据接收卡、数据传输卡和软件驱动三部分。简要介绍了自行研制的数据采集卡的基本原理和构成,重点研究了在Windows XP系统环境... 为了提高数据传输速度和准确性,研制了一套基于PCIE接口的数据采集系统。该系统运用了模块化设计思路,包括数据接收卡、数据传输卡和软件驱动三部分。简要介绍了自行研制的数据采集卡的基本原理和构成,重点研究了在Windows XP系统环境下利用DriverStudio开发PCIE设备驱动程序的主要方法步骤、DMA方式进行数据传输和事件通知的实现方法。经过上位机测试,该系统稳定可靠,所开发的驱动程序完全可以实现数据的高速传输。 展开更多
关键词 PCI Express(pcie) 模块化 DRIVERSTUDIO 直接存储器访问(DMA) 驱动
在线阅读 下载PDF
基于PCIE接口的高速数据传输系统设计 被引量:31
6
作者 张彪 宋红军 +2 位作者 刘霖 胡骁 李洋 《电子测量技术》 2015年第10期113-117,共5页
针对PCIE接口在数据传输方面的应用,设计了一种基于Xilinx FPGA的PCIE接口的高速数据传输系统。该系统采用FPGA集成的PCIE硬核,在Windows 7系统下利用WinDriver开发了PCIE设备驱动程序,同时利用DDR3SDRAM对传输过程中的数据进行缓存,使... 针对PCIE接口在数据传输方面的应用,设计了一种基于Xilinx FPGA的PCIE接口的高速数据传输系统。该系统采用FPGA集成的PCIE硬核,在Windows 7系统下利用WinDriver开发了PCIE设备驱动程序,同时利用DDR3SDRAM对传输过程中的数据进行缓存,使用Verilog硬件描述语言实现DMA方式来完成上位机和FPGA板卡之间的数据传输。在Xilinx VC707开发板上进行了验证,实际测试结果显示,在单次传输的数据大小为8 MB的情况下,x1通道的PCIE系统的DMA读和写速率分别可达到154 MB/s和169 MB/s,能满足实际应用在数据传输过程中的可靠性及高效性的要求。 展开更多
关键词 FPGA pcie接口 DMA WINDRIVER
在线阅读 下载PDF
基于SRapidIO及PCIe协议的雷达多通道数据光纤高速记录系统 被引量:6
7
作者 母其勇 王永良 +2 位作者 高飞 王俊 任磊 《计算机应用》 CSCD 北大核心 2015年第A02期30-33,61,共5页
针对目前雷达原始零中频数据后期重新分析的需求,实现低成本的雷达多通道高速数据记录的目的,通过对串行高速输入输出(SRIO)协议三层链路建立过程的分析与实测,设计了基于光纤传输的雷达数据接口,解决了雷达处理机与数据记录卡间Xilinx... 针对目前雷达原始零中频数据后期重新分析的需求,实现低成本的雷达多通道高速数据记录的目的,通过对串行高速输入输出(SRIO)协议三层链路建立过程的分析与实测,设计了基于光纤传输的雷达数据接口,解决了雷达处理机与数据记录卡间Xilinx与Altera两个FPGA厂商SRIO协议互连的问题,以及设计了基于分页DMA控制的PCIe协议接口转换与数据乒乓记录系统,实现了数据传输接口的标准化,实现了高速数据的低成本与高可靠记录。本系统的实现解决了新体制雷达获取实测数据中面临的数据量大、数据通道多、雷达与记录端的远距离传输问题。 展开更多
关键词 串行高速输入输出 pcie 多通道数据 光纤 高速记录系统
在线阅读 下载PDF
基于PCIE的红外焦平面探测器测试系统 被引量:7
8
作者 刘子骥 蒋亚东 +1 位作者 祝红彬 李伟 《红外与毫米波学报》 SCIE EI CAS CSCD 北大核心 2010年第4期255-258,共4页
介绍了一套自制高效的红外焦平面器件性能参数测试系统,建立了包括控制模块、辐射源、UFPA模块、信号采集模块和上位机程序在内的测试平台,分析了该系统平台的关键技术.系统可实现实时的数据采集,同时对RMS噪声、非均匀性、响应率、探... 介绍了一套自制高效的红外焦平面器件性能参数测试系统,建立了包括控制模块、辐射源、UFPA模块、信号采集模块和上位机程序在内的测试平台,分析了该系统平台的关键技术.系统可实现实时的数据采集,同时对RMS噪声、非均匀性、响应率、探测率、噪声等效功率和噪声等效温差等关键参数进行快速有效的计算分析,并能准确统计出盲元的数量和位置,分析、评估和存储器件每个像元的性能参数. 展开更多
关键词 红外焦平面 测试系统 pcie
在线阅读 下载PDF
基于Zynq平台PCIE高速数据接口的设计与实现 被引量:15
9
作者 杨亚涛 张松涛 +2 位作者 李子臣 张明舵 曹广灿 《电子科技大学学报》 EI CAS CSCD 北大核心 2017年第3期522-528,共7页
为有效利用PCIE接口的优异传输性能,便于外设与主机进行高速通信,该文基于Xilinx公司Zynq系列芯片,设计实现了多通道、高速度的PCIE接口。利用Zynq-7000系列芯片的FPGA+ARM架构,在PCIE2.0硬核的基础上设计了DMA硬核控制器、设备驱动和... 为有效利用PCIE接口的优异传输性能,便于外设与主机进行高速通信,该文基于Xilinx公司Zynq系列芯片,设计实现了多通道、高速度的PCIE接口。利用Zynq-7000系列芯片的FPGA+ARM架构,在PCIE2.0硬核的基础上设计了DMA硬核控制器、设备驱动和应用程序。经测试,在PCIE×1通道和单逻辑通道时,传输速度能达到3.36 Gbps,相比现有设计提升近20%。方案设计完备,具有较强扩展性,为设计基于PCIE接口的外接设备提供了重要参考,具有广阔应用前景。 展开更多
关键词 ARM DMA FPGA 硬件设计 pcie
在线阅读 下载PDF
基于PCIe的多路传输系统的DMA控制器设计 被引量:11
10
作者 李胜蓝 姜宏旭 +1 位作者 符炜剑 陈姣 《计算机应用》 CSCD 北大核心 2017年第3期691-694,716,共5页
为了避免PCIe传输过程中PIO写延时、主机与嵌入式处理系统交互次数过多等问题对于传输带宽的影响,设计了一种基于命令缓冲机制的直接存储访问(DMA)控制器以提高传输带宽利用率。采用FPGA端内部设置命令缓冲区的方式,使得DMA控制器可以缓... 为了避免PCIe传输过程中PIO写延时、主机与嵌入式处理系统交互次数过多等问题对于传输带宽的影响,设计了一种基于命令缓冲机制的直接存储访问(DMA)控制器以提高传输带宽利用率。采用FPGA端内部设置命令缓冲区的方式,使得DMA控制器可以缓存PC端的数据传输请求,FPGA根据自身需求动态地访问PC端存储空间,增强了传输灵活性;同时,提出一种动态拼接的DMA调度方法,通过合并相邻存储区访问请求的方式,进一步减少主机与硬件的交互次数和中断产生次数。系统传输速率测试实验中,DMA写最高速率可达1 631 MB/s,DMA读最高速率可达1 582 MB/s,带宽最大值可达PCIe总线理论带宽值的85.4%;与传统PIO方式的DMA传输方法相比,DMA读带宽提升58%,DMA写带宽提升36%。实验结果表明,本设计能够有效提升DMA传输效率,明显优于PIO方式。 展开更多
关键词 pcie 直接存储访问 高带宽 多路传输 FPGA
在线阅读 下载PDF
基于高速安全存储SoC芯片的PCIe与SATA通路验证 被引量:2
11
作者 于哲 周舜民 陈方 《计算机应用研究》 CSCD 北大核心 2024年第5期1496-1501,共6页
针对传统SATA控制器存储系统性能受限、安全性不足问题,提出并设计了一款可实现PCIe(peripheral component interconnect express)与SATA(serial advanced technology attachment)协议传输数据互转,基于SM4算法实现本地数据安全存储的... 针对传统SATA控制器存储系统性能受限、安全性不足问题,提出并设计了一款可实现PCIe(peripheral component interconnect express)与SATA(serial advanced technology attachment)协议传输数据互转,基于SM4算法实现本地数据安全存储的高速安全存储SoC(system of chip)芯片。通过构建合理的片内PCIe与SATA互转数据传输通路,利用PCIe VIP(verification intellectual property)及UVM(universal verification methodology)技术搭建系统应用级仿真验证平台,设计基于SystemVerilog语言的源激励用例和C固件,利用脚本自动化控制实现仿真验证。仿真结果表明,该SoC芯片通路上各设备链路建立正确,实现PCIe与SATA互转通路数据正确传输,测试带宽472 MBps,基于SM4算法的本地安全存储加解密无误,SM4算法加解密带宽1.33 Gbps。根据仿真实验结果可知,该PCIe与SATA桥接转换SoC芯片架构设计是可行的,实现了本地数据的安全存储,为进一步进行数据高速转换访问、安全传输存储研究奠定了重要基础。 展开更多
关键词 pcie与SATA互转 pcie VIP UVM C固件
在线阅读 下载PDF
基于PCIE的符合系统硬件设计 被引量:2
12
作者 柳加成 吴永乐 +1 位作者 黄东辉 韩善彪 《核电子学与探测技术》 CAS 北大核心 2016年第7期761-765,共5页
为实现核信号的快速检测,开发了一套针对核辐射信号检测的数字符合系统。该系统采用4路8位(1 GSPS)和4路16位(125 MSPS)的两种数据采集通道相结合的方式,使用FPGA实现高速数据符合,通过DMA方式经PCIE总线对数据进行传输,最后由PC主机进... 为实现核信号的快速检测,开发了一套针对核辐射信号检测的数字符合系统。该系统采用4路8位(1 GSPS)和4路16位(125 MSPS)的两种数据采集通道相结合的方式,使用FPGA实现高速数据符合,通过DMA方式经PCIE总线对数据进行传输,最后由PC主机进行信号离线处理。论文重点介绍了该系统的硬件结构、硬件逻辑、接口软件等方面,初步测试结果表明,该数字符合系统可记录30 k/s的事件,能满足大部分核辐射信号的测量需求。 展开更多
关键词 符合 pcie 采集 软件
在线阅读 下载PDF
基于PCIE的CSNS高通量粉末衍射仪高速数据采集卡 被引量:2
13
作者 胡俊 朱科军 江晓山 《核电子学与探测技术》 CAS CSCD 北大核心 2011年第10期1067-1072,共6页
简要介绍了用于中国散裂中子源高通量粉末衍射仪的高速数据采集系统,重点介绍了该系统中PCIE高速数据采集卡的设计。其中包括了数据采集卡的结构,各模块具体实现方式,电路设计和部分软件设计。最后给出了一些测试结果及应用。
关键词 中国散裂中子源 pcie 千兆网 光纤 DDR2 FPGA
在线阅读 下载PDF
基于PCIe接口的高速数据采集系统 被引量:12
14
作者 罗义军 陈松 《仪表技术与传感器》 CSCD 北大核心 2019年第5期91-95,共5页
为了提高数据采集系统采样率和数据传输速率以及通用性,设计了一种基于PCIe接口的光传输高速数据采集系统。FPGA控制不同AD子板进行高速数据采集后,数据通过光传输Aurora协议实现光口和SSD进行大量数据传输和缓存。最后通过PCIe接口将... 为了提高数据采集系统采样率和数据传输速率以及通用性,设计了一种基于PCIe接口的光传输高速数据采集系统。FPGA控制不同AD子板进行高速数据采集后,数据通过光传输Aurora协议实现光口和SSD进行大量数据传输和缓存。最后通过PCIe接口将数据上传至上位机。该系统能够稳定、长时间采集数据,能够实现最大传输速率为2 GB/s、最大数据存储量为60 GB的数据传输与存储功能。 展开更多
关键词 高速数据采样 ADC FPGA 光口 AURORA pcie
在线阅读 下载PDF
一种新型PCIE3.0高线性度低功耗均衡器设计 被引量:2
15
作者 王海荣 陈中良 《郑州大学学报(理学版)》 CAS 北大核心 2015年第1期78-81,共4页
针对PCIE3.0芯片的接收端设计一种新型高线性度低功耗均衡器,主要信号路径上只使用线性无源器件,衰减信号的低频能量的同时增强高频能量,实现增益补偿的效果.在其后端增加直流漂移补偿电路,来调整线性均衡器导致的直流漂移.该电路不受... 针对PCIE3.0芯片的接收端设计一种新型高线性度低功耗均衡器,主要信号路径上只使用线性无源器件,衰减信号的低频能量的同时增强高频能量,实现增益补偿的效果.在其后端增加直流漂移补偿电路,来调整线性均衡器导致的直流漂移.该电路不受芯片工艺、电压和温度的影响,无需进行校准或者补偿,并通过仿真进行了验证. 展开更多
关键词 高线性度 均衡器 直流漂移补偿 pcie3.0
在线阅读 下载PDF
PCIE高速数据采集系统的驱动及上位机软件开发 被引量:8
16
作者 王晓庆 周晓波 赵强 《计算机应用与软件》 CSCD 北大核心 2013年第9期331-333,共3页
提出一种基于PCIE高速数据采集系统的驱动及上位机软件的开发方案,解决高速数据在PCIE数据采集卡和上位机之间的传输。该方案基于PCIE接口协议标准,利用DriverStudio、DDK以及VC6.0等开发工具,采用基于对象的C++语言,实现了PCIE总线设备... 提出一种基于PCIE高速数据采集系统的驱动及上位机软件的开发方案,解决高速数据在PCIE数据采集卡和上位机之间的传输。该方案基于PCIE接口协议标准,利用DriverStudio、DDK以及VC6.0等开发工具,采用基于对象的C++语言,实现了PCIE总线设备的WDM驱动程序的开发,以及上位机界面的显示功能,系统稳定、可靠,应用性强。 展开更多
关键词 pcie WDM驱动 DDK 上位机
在线阅读 下载PDF
PCIE协议栈模拟验证平台的设计和实现 被引量:3
17
作者 张良 王天成 +2 位作者 王健 李华伟 郭建 《计算机工程》 CAS CSCD 北大核心 2015年第6期287-293,共7页
Intel提出的第三代总线技术PCI Express在结构上可以满足计算机系统的发展对总线带宽的要求,基于PCIE的设计得以蓬勃发展,对PCIE的验证也成为So C功能验证的重要组成部分。为此,设计并实现一种状态图和覆盖率组合驱动的自动化验证平台,... Intel提出的第三代总线技术PCI Express在结构上可以满足计算机系统的发展对总线带宽的要求,基于PCIE的设计得以蓬勃发展,对PCIE的验证也成为So C功能验证的重要组成部分。为此,设计并实现一种状态图和覆盖率组合驱动的自动化验证平台,主要包括激励生成、自动检测和覆盖率分析机制,并将其应用于一款基于PCIE接口的协议栈芯片的功能验证。实验结果表明,该验证平台具有较好的激励生成机制,能够对协议栈芯片进行全面验证,同时具有较好的复用性、可扩展性,可以对多个协议栈的互连进行验证。 展开更多
关键词 功能验证 pcie协议栈 协议栈验证 功能覆盖率 约束随机模拟 激励生成
在线阅读 下载PDF
支持国产密码算法的高速PCIe密码卡的设计与实现 被引量:12
18
作者 赵军 曾学文 郭志川 《电子与信息学报》 EI CSCD 北大核心 2019年第10期2402-2408,共7页
密码卡在信息安全领域发挥着重要作用,但当前密码卡存在性能不足的问题,难以满足高速网络安全服务的需要。该文提出一种基于MIPS64多核处理器的高速PCIe密码卡的设计与系统实现方法,支持SM2/3/4国产密码(GM)算法以及RSA,SHA,AES等国际... 密码卡在信息安全领域发挥着重要作用,但当前密码卡存在性能不足的问题,难以满足高速网络安全服务的需要。该文提出一种基于MIPS64多核处理器的高速PCIe密码卡的设计与系统实现方法,支持SM2/3/4国产密码(GM)算法以及RSA,SHA,AES等国际密码算法,系统包括硬件模块,密码算法模块,主机驱动模块和接口调用模块;对SM3的实现提出一种优化方案,性能提升了19%;支持主机以Non-Blocking方式发送请求,单进程应用即可获得密码卡满载性能。该卡在10核CPU下SM2签名和验证速度分别为18000次/s和4200次/s,SM3杂凑速度2200 Mbps,SM4加/解密速度8/10 Gbps,多项指标达到较高水平;采用1300 MHz主频16核CPU时,SM2/3的性能指标提高1倍,采用48核CPU时SM2签名速度可达到105次/s。 展开更多
关键词 密码卡 pcie总线 国产密码算法 非阻塞
在线阅读 下载PDF
一种基于FPGA的PCIe总线及其DMA的设计方法 被引量:9
19
作者 陈刚 张京 唐建 《兵工自动化》 2014年第5期75-77,共3页
为实现PCIe总线的DMA功能,根据Xilinx的PCIe IP核以及相关参考例程,介绍一种PCIe总线及其DMA功能的设计方法。硬件验证与测试表明:该设计具有较高的带宽,DMA读、写带宽可分别达到554 MB/s和881 MB/s,目前已在实际工程中尤其是在高速数... 为实现PCIe总线的DMA功能,根据Xilinx的PCIe IP核以及相关参考例程,介绍一种PCIe总线及其DMA功能的设计方法。硬件验证与测试表明:该设计具有较高的带宽,DMA读、写带宽可分别达到554 MB/s和881 MB/s,目前已在实际工程中尤其是在高速数据采集系统中得到广泛应用。 展开更多
关键词 现场可编程门阵列 pcie总线 直接存储器访问 赛灵斯
在线阅读 下载PDF
内核多线程直接存储PCIE驱动设计 被引量:3
20
作者 王仕明 严发宝 +1 位作者 徐智勇 付承毓 《计算机应用与软件》 CSCD 2016年第9期235-237,263,共4页
在Linux系统中,高速存储驱动会将大量数据从内核空间复制到用户空间进行存储,这将导致存储速度下降和剧烈波动。针对该问题,结合自行设计开发的PCIE接口高速图像存储系统,分析Linux下PCIE驱动的一般组成及实现,提出一种在驱动中实现多... 在Linux系统中,高速存储驱动会将大量数据从内核空间复制到用户空间进行存储,这将导致存储速度下降和剧烈波动。针对该问题,结合自行设计开发的PCIE接口高速图像存储系统,分析Linux下PCIE驱动的一般组成及实现,提出一种在驱动中实现多线程多缓存直接存储的方法。首先图像数据乒乓DMA传输到双DMA缓存中,然后将数据乒乓转存到内核空间双大缓存中,最后由内核线程直接写入SSD。经该方法优化后的SSD存储速度达到100MB/s以上,比常规方法提升了65%以上。在实际工程中,输入512×512@200Hz的14位灰度图像能够实现稳定存储,避免了原来的丢帧现象,且性能稳定,取得了良好的优化效果。 展开更多
关键词 图像存储 pcie DMA LINUX 驱动 多线程
在线阅读 下载PDF
上一页 1 2 4 下一页 到第
使用帮助 返回顶部