期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到1篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
R2^(2)FFT算法的FPGA硬件结构优化设计与实现
1
作者 肖海林 杨昱东 +4 位作者 杨紫伊 刘海龙 王玉 张中山 戴晓明 《计算机应用》 北大核心 2025年第8期2637-2645,共9页
针对快速傅里叶变换(FFT)算法处理大规模数据时因消耗大量资源和时间而导致运算速度慢的问题,提出一种基2~2快速傅里叶变换(R2^(2)FFT)算法的现场可编程门阵列(FPGA)硬件结构优化设计与实现方法。首先,采用R2^(2)FFT算法构建一种序列转... 针对快速傅里叶变换(FFT)算法处理大规模数据时因消耗大量资源和时间而导致运算速度慢的问题,提出一种基2~2快速傅里叶变换(R2^(2)FFT)算法的现场可编程门阵列(FPGA)硬件结构优化设计与实现方法。首先,采用R2^(2)FFT算法构建一种序列转换功能与流水线结构相结合的Y形双并行阵列结构,在有效降低硬件乘法器使用数量的同时,增大硬件结构的吞吐量,提高FFT算法在FPGA上的运算速度;其次,通过在R2^(2)FFT流水线的单级运算中利用旋转因子的相关特性,优化片上存储的资源消耗,使存储空间降低约50.00%;最后,在完成N点R2^(2)FFT算法结构优化的基础上,进一步提高硬件结构的可扩展性,即实现2N点和4N点的扩展运算。采用Verilog HDL语言完成硬件设计,并通过Modelsim仿真,使用Vivado2018.3软件将所提方法综合并布局布线,并分析所提方法的性能。实验结果表明,与4种改进的FFT硬件实现方法的运算时间相比,所提方法的运算时间分别降低了75.10%、95.34%、38.49%和49.20%,可见所提方法显著提高了运算速度。同时,所提方法资源消耗适中,消耗占比低,且具有运行功耗低以及可扩展性强的特点。 展开更多
关键词 Y形双并行阵列结构 现场可编程门阵列 基22快速傅里叶变换 多路径延迟交叉结构流水线 蝶形运算
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
关于我们 | 版权声明 | 联系我们 | 帮助中心| 意见反馈
主办单位：上海市教育委员会
技术支持：重庆维普资讯有限公司
渝公网安备 50019002500403号
使用帮助 返回顶部