期刊文献+
共找到76篇文章
< 1 2 4 >
每页显示 20 50 100
Test system of the front-end readout for an application-specific integrated circuit for the water Cherenkov detector array at the large high-altitude air shower observatory 被引量:5
1
作者 Er-Lei Chen Lei Zhao +4 位作者 Li Yu Jia-Jun Qin Yu Liang Shu-Bin Liu Qi An 《Nuclear Science and Techniques》 SCIE CAS CSCD 2017年第6期140-149,共10页
The water Cherenkov detector array(WCDA) is an important part of the large high-altitude air shower observatory(LHAASO),which is in a research and development phase.The central scientific goal of LHAASO is to explore ... The water Cherenkov detector array(WCDA) is an important part of the large high-altitude air shower observatory(LHAASO),which is in a research and development phase.The central scientific goal of LHAASO is to explore the origin of high-energy cosmic rays of the universe and to push forward the frontier of new physics.To simplify the WCDA's readout electronics,a prototype of a front-end readout for an application-specific integrated circuit(ASIC) is designed based on the timeover-threshold method to achieve charge-to-time conversion.High-precision time measurement and charge measurement are necessary over a full dynamic range[1-4000photoelectrons(P.E.)].To evaluate the performance of this ASIC,a test system is designed that includes the front-end ASIC test module,digitization module,and test software.The first module needs to be customized for different ASIC versions,whereas the digitization module and test software are tested for general-purpose use.In the digitization module,a field programmable gate array-based time-todigital converter is designed with a bin size of 333 ps,which also integrates an inter-integrated circuit to configure the ASIC test module,and a universal serial bus interface is designed to transfer data to the remote computer.Test results indicate that the time resolution is better than 0.5 ns,and the charge resolution is better than 30%root mean square(RMS) at 1 P.E.and 3%RMS at 4000 P.E.,which are beyond the application requirements. 展开更多
关键词 Time and charge measurement PHOTOMULTIPLIER tube (PMT) Water CHERENKOV detector ARRAY Inter-integrated circuit application-specific integrated circuit Test system
在线阅读 下载PDF
A versatile 16-channel front-end integrated circuit for semiconductor radiation detectors
2
作者 ZHANG Yacong CHEN Zhongjian +3 位作者 LU Wengao AN Huiyao JIN Ye JI Lijiu 《Nuclear Science and Techniques》 SCIE CAS CSCD 2010年第2期118-122,共5页
A CMOS front-end integrated circuit consisting of 16 identical analog channels is proposed for semiconductor radiation detectors. Each of the 16 channels has a low noise charge sensitive amplifier, a pulse shaper, a p... A CMOS front-end integrated circuit consisting of 16 identical analog channels is proposed for semiconductor radiation detectors. Each of the 16 channels has a low noise charge sensitive amplifier, a pulse shaper, a peak detect and hold circuit and a discriminator, while analog voltage and channel address are routed off the chip. It can accommodate both electron and hole collection with selectable gain and peaking time. Sequential and sparse readout, combining with self-trigger and external trigger, makes four readout modes. The circuit is implemented in a 0.35 μm DP4M (double-poly-quad-metal) CMOS technology with an area of 2.5×1.54 mm2 and power dissipation of 60 mW. A single channel chip is tested with Verigy 93000. The gain is adjustable from 13 to 130 mV·fC–1 while the peaking time varies between 0.7 and 1.6 μs. The linearity is more than 99% and the equivalent noise charge is about 600e. 展开更多
关键词 辐射探测器 集成电路 16通道 半导体 前端 电荷灵敏放大器 CMOS技术 模拟通道
在线阅读 下载PDF
一种可编程异构芯片设计方法应用于视频桥接
3
作者 王潘丰 蔡懿慈 《电子学报》 北大核心 2025年第1期72-83,共12页
随着智能时代的到来,越来越多的设备拥有摄像头和显示屏,而它们具有各种各样不同接口和视频格式,视频桥接面临新的挑战.以往的解决方案是根据接口和视频格式的需求采用不同的电路,如现场可编程门阵列(Field Programmable Gate Array,FP... 随着智能时代的到来,越来越多的设备拥有摄像头和显示屏,而它们具有各种各样不同接口和视频格式,视频桥接面临新的挑战.以往的解决方案是根据接口和视频格式的需求采用不同的电路,如现场可编程门阵列(Field Programmable Gate Array,FPGA)、图形处理器(Graphics Processing Unit,GPU)和专用集成电路(Application Specific Integrated Circuit,ASIC)等.但这种单一的电路模式难以同时满足低成本、超低功耗和小型化的要求,尤其是在移动显示领域.本文提出了一种新的异构体系架构,它将FPGA、微控制单元(MicroController Unit,MCU)、ASIC和存储器无缝集成到一个芯片中.该芯片不仅实现了小型化,而且具有低成本和低功耗的优势;更重要的是该款芯片可以支持不同接口和视频格式的桥接需求.针对不同算法的应用,本文给出了使用该芯片的评估方法和解决方案,为架构设计提供了依据.该芯片已成功在22 nm工艺流片,整体尺寸约为4 mm×4 mm,总功耗约为200 mW.它可以支持3840×2160分辨率和144 Hz刷新率的视频输入格式,1080×2340分辨率和90 Hz刷新率的视频输出格式.在实现同样视频桥接功能的应用时,本文所提芯片的面积和功耗均小于AMD芯片XC7K325T和Zynq Z7035的1/10.换而言之,针对此类场景的应用,本文方案在成本和功耗方面相比于传统商业FPGA有显著优化. 展开更多
关键词 异构架构 可编程 现场可编程门阵列(FPGA) 专用集成电路(ASIC) 视频桥接 低功耗
在线阅读 下载PDF
面向微控制器的卷积神经网络加速器设计
4
作者 乔建华 吴言 +1 位作者 栗亚宁 雷光政 《电子器件》 CAS 2024年第1期48-54,共7页
针对目前嵌入式微控制器的性能难以满足实时图像识别任务的问题,提出一种适用于微控制器的卷积神经网络加速器。该加速器在卷积层设计了无阻塞的行并行乘法-加法树结构,获得了更高的硬件利用率;为了满足行并行的数据吞吐量,设计了卷积专... 针对目前嵌入式微控制器的性能难以满足实时图像识别任务的问题,提出一种适用于微控制器的卷积神经网络加速器。该加速器在卷积层设计了无阻塞的行并行乘法-加法树结构,获得了更高的硬件利用率;为了满足行并行的数据吞吐量,设计了卷积专用SRAM存储器。加速器将池化和激活单元融入数据通路,有效减少数据重复存取带来的时间开销。FPGA原型验证表明加速器的性能达到92.2 GOPS@100 MHz;基于TSMC 130 nm工艺节点进行逻辑综合,加速器的动态功耗为33 mW,面积为90 764.2μm^(2),能效比高达2 793 GOPS/W,比FPGA加速器方案提高了约100倍。该加速器低功耗、低成本的特性,有利于实现嵌入式系统在目标检测、人脸识别等机器视觉领域的广泛应用。 展开更多
关键词 卷积神经网络 并行计算 流水线 硬件加速器 专用集成电路
在线阅读 下载PDF
全球专用集成电路发展现状及趋势 被引量:2
5
作者 冯海玉 刘欣亮 《中国集成电路》 2024年第8期13-17,共5页
2023年专用集成电路(ASIC)的市场规模和比重均达历史新高,持续增长的动力强劲。本文面向专用集成电路需求,从销售额、比重、细分应用领域发展分化等方面分析了ASIC的市场规模与分布,从终端需求、能源约束、供应链和价格等方面总结了ASI... 2023年专用集成电路(ASIC)的市场规模和比重均达历史新高,持续增长的动力强劲。本文面向专用集成电路需求,从销售额、比重、细分应用领域发展分化等方面分析了ASIC的市场规模与分布,从终端需求、能源约束、供应链和价格等方面总结了ASIC兴起的主要驱动力。同时,提出ASIC发展的几个趋势:新一轮半导体上行周期将推动ASIC比重首次过半,领域专用架构、开源处理器指令集架构、芯粒成为半导体产业成长的主要技术驱动力,半导体产品“通久必专”推动产业模式“分久必合”。 展开更多
关键词 专用集成电路 人工智能 ASIC
在线阅读 下载PDF
JPEG2000中9/7离散小波变换二进制系数实现 被引量:14
6
作者 刘在德 郑南宁 +1 位作者 刘跃虎 兰旭光 《西安交通大学学报》 EI CAS CSCD 北大核心 2003年第12期1211-1215,共5页
基于实数的二进制表示法,把CDF(Cohen,DaubechiesandFeauveau)9/7双正交小波基的提升系数化为二进制,采用简单的移位-加操作代替结构复杂的浮点乘法器,从而实现了JPEG2000中9/7离散小波变换的定点计算.相对于浮点计算法,移位-加操作最... 基于实数的二进制表示法,把CDF(Cohen,DaubechiesandFeauveau)9/7双正交小波基的提升系数化为二进制,采用简单的移位-加操作代替结构复杂的浮点乘法器,从而实现了JPEG2000中9/7离散小波变换的定点计算.相对于浮点计算法,移位-加操作最大的优点是计算简单,特别易于超大规模集成电路实现,因而使硬件实时处理图像信号成为可能.实验仿真结果表明:在低压缩比的情况下,用移位-加操作重构的图像,其峰值信噪比(PSNR)只比浮点法低0.10dB,当压缩比增大时,其PSNR值略好于浮点法. 展开更多
关键词 离散小波变换 定点计算 浮点计算法 提升 移位-加操作
在线阅读 下载PDF
基于两层流水线结构的FIR滤波器设计 被引量:7
7
作者 王沁 李占才 齐悦 《电子学报》 EI CAS CSCD 北大核心 2005年第2期367-369,共3页
本文提出了一种基于两层流水线体系结构的FIR滤波器的实现方案 (2HPFIR) .采用比输入采样频率快几倍的内部时钟频率 ,实现了乘加器件的高度复用 ,进而缩减了芯片面积 .根据滤波器的抽头数目N和内部时钟快于采样频率的倍数M ,在二层流水... 本文提出了一种基于两层流水线体系结构的FIR滤波器的实现方案 (2HPFIR) .采用比输入采样频率快几倍的内部时钟频率 ,实现了乘加器件的高度复用 ,进而缩减了芯片面积 .根据滤波器的抽头数目N和内部时钟快于采样频率的倍数M ,在二层流水线结构的抽头链中 ,加入N/M - 1个抽头把运算分成N/M个组 .在流水线结构的组内形成M个阶段 ,组间形成N/M个阶段 .随着抽头数量的增长 ,此结构很容易扩展 ,且不会增加关键路径的延时 .此方法可以灵活应用到其它类似的专用滤波器设计中 . 展开更多
关键词 数字信号处理 FIR滤波器 集成电路 流水线 乘累加器
在线阅读 下载PDF
FIFO在多级滤波图像处理ASIC芯片中的设计应用 被引量:3
8
作者 陈朝阳 洪功存 +1 位作者 沈绪榜 郑兆青 《红外与激光工程》 EI CSCD 北大核心 2005年第3期348-351,共4页
描述了多级滤波图像处理ASIC芯片的体系结构,针对该芯片的数据缓冲存储问题,通过控制模块对一个输入FIFO和三个输出FIFO的协调控制,高效地实现了多路数据的实时处理和传输。结合应用要求,一个异步FIFO对输入数据缓冲存储,使快速数据通... 描述了多级滤波图像处理ASIC芯片的体系结构,针对该芯片的数据缓冲存储问题,通过控制模块对一个输入FIFO和三个输出FIFO的协调控制,高效地实现了多路数据的实时处理和传输。结合应用要求,一个异步FIFO对输入数据缓冲存储,使快速数据通道与慢速数据输入相匹配;三个同步FIFO,分别对应单级1×3、两级1×3级联(相当于1×5)和三级1×3级联(相当于1×7)滤波模板的图像数据输出缓存,分时复用一路输出总线。仿真结果表明设计是正确且有效的。 展开更多
关键词 FIFO 多级滤波 图像处理 存储器 芯片
在线阅读 下载PDF
中国航天专用集成电路实现途径研究 被引量:9
9
作者 杜文志 谭维炽 《中国空间科学技术》 EI CSCD 北大核心 2002年第5期31-37,共7页
分析比较了现有的专用集成电路 (ASIC)实现途径及其特点 ;详细阐述了中国航天ASIC的需求特点 ;分析中国国内通过不同途径实现航天ASIC的可行性 ,提出了适合于中国航天的ASIC实现途径和ASIC发展策略。就中国开发航天ASIC面临的几个主要问... 分析比较了现有的专用集成电路 (ASIC)实现途径及其特点 ;详细阐述了中国航天ASIC的需求特点 ;分析中国国内通过不同途径实现航天ASIC的可行性 ,提出了适合于中国航天的ASIC实现途径和ASIC发展策略。就中国开发航天ASIC面临的几个主要问题 。 展开更多
关键词 中国 专用集成电路 发展战略 航天器
在线阅读 下载PDF
地面数字电视基带调制器芯片电源网络设计 被引量:2
10
作者 张帅 张晓林 +1 位作者 张展 苏琳琳 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2009年第4期485-488,共4页
对IR-drop和EM现象进行了解释和分析,结合地面数字电视基带调制器芯片的设计,将标准单元区域简化为电源电阻网络进行建模,根据模型计算出最大电压降,在保证最大电压降区域能够正常工作的基础上,简单有效地设计了标准单元模块区域的电源... 对IR-drop和EM现象进行了解释和分析,结合地面数字电视基带调制器芯片的设计,将标准单元区域简化为电源电阻网络进行建模,根据模型计算出最大电压降,在保证最大电压降区域能够正常工作的基础上,简单有效地设计了标准单元模块区域的电源网络,最后在考虑到宏模块电源环压降的前提下,将宏模块区域转化成标准单元区域进行建模,完成了整个芯片的电源网络设计.此方法运用于早期布局,确保电源分配的可靠性,提高设计效率,通过地面数字电视多媒体广播的全模式发射端芯片的流片成功和功能的实现,证明了该方法的实用性和有效性. 展开更多
关键词 数字电视 专用集成电路 电源网络 电迁移
在线阅读 下载PDF
对地观测高分相机视频电子学集成化技术 被引量:9
11
作者 陈瑞明 吴淞波 +1 位作者 王建宇 李涛 《航天返回与遥感》 2013年第3期34-41,共8页
传统的星载相机电子学系统由商用或高等级标准器件设计而成,一般来说标准器件规模较小,难以满足复杂、大规模的高分辨率相机电子学系统对体积、质量、功耗和性能上的要求。文章分析了空间高分辨率对地观测相机视频电子学的需求特点;介... 传统的星载相机电子学系统由商用或高等级标准器件设计而成,一般来说标准器件规模较小,难以满足复杂、大规模的高分辨率相机电子学系统对体积、质量、功耗和性能上的要求。文章分析了空间高分辨率对地观测相机视频电子学的需求特点;介绍了高分辨率相机电子学集成化的发展现状;结合中国自身的技术发展水平,提出了中国高分辨率对地观测相机集成化发展的思路和技术途径。首先要研制出高性能和高集成度的单片专用集成电路,在规模上可以采用先进的封装技术,如系统封装(System in a Package,SIP)进行扩展。初步研究表明,该技术途径是可以实现的。该项技术不但可以满足空间高分辨率对地观测相机的要求,还可以应用到其他的空间遥感器中,实现中国空间遥感相机电子学的跨越发展。 展开更多
关键词 高分辨率遥感器 相机电子学 电荷耦合器件 视频电路 系统封装 专用集成电路 对地观测卫星
在线阅读 下载PDF
一种集成式硅MEMS振动陀螺仪 被引量:3
12
作者 李博 杨拥军 +5 位作者 徐永青 徐淑静 胥超 何洪涛 罗蓉 卢新艳 《微纳电子技术》 CAS 北大核心 2013年第8期501-505,共5页
介绍了一种集成式硅MEMS振动陀螺仪。首先阐述了MEMS振动陀螺仪的工作原理;在此基础上,介绍了陀螺敏感结构形式:采用双端固定音叉结构,差分检测,实现对外界角速率的敏感,给出了结构设计和有限元(FEM)仿真结果;加工工艺采用圆片级真空封... 介绍了一种集成式硅MEMS振动陀螺仪。首先阐述了MEMS振动陀螺仪的工作原理;在此基础上,介绍了陀螺敏感结构形式:采用双端固定音叉结构,差分检测,实现对外界角速率的敏感,给出了结构设计和有限元(FEM)仿真结果;加工工艺采用圆片级真空封装SOI工艺,介绍了工艺流程;检测电路采用数字化ASIC电路,给出了电路原理框图;采用LCC30陶瓷外壳实现了陀螺的集成封装。最后介绍了陀螺的研制结果和典型参数,陀螺量程达到±500°/s,零偏稳定性和重复性达到5°/h,标度因数非线性为1.5×10-4,重复性为5×10-5,重量仅为1.85 g,功耗为0.125 W,可满足大部分工程应用要求。 展开更多
关键词 微电子机械系统(MEMS) 陀螺仪 SOI工艺 圆片级真空封装 集成封装 专用集成电路(ASIC)
在线阅读 下载PDF
低存储高速可重构LDPC码译码器设计及ASIC实现 被引量:8
13
作者 栾志斌 裴玉奎 葛宁 《电子与信息学报》 EI CSCD 北大核心 2014年第10期2287-2292,共6页
在星上应用中,能够融合多种标准的可重构低密度奇偶校验(LDPC)码译码器受到越来越广泛地关注。然而,由于星上存储资源受限以及空间辐射效应对存储器的影响,传统需要消耗大量存储资源的可重构LDPC译码器很难适用于星上高速信号处理。该... 在星上应用中,能够融合多种标准的可重构低密度奇偶校验(LDPC)码译码器受到越来越广泛地关注。然而,由于星上存储资源受限以及空间辐射效应对存储器的影响,传统需要消耗大量存储资源的可重构LDPC译码器很难适用于星上高速信号处理。该文提出一种新颖的可重构译码器架构,通过分层流水线迭代实现高吞吐率,通过结合不同LDPC码字的结构特点实现低复杂度的可重构译码,通过简化存储迭代传递信息以及信道对数似然比(LLR)信息节省存储空间。流片实现结果表明,在台积电(TSMC)0.13 mm工艺下,单路译码器最高可达1.5 Gbps的吞吐率,占用7.8 mm2的硅片面积,最高节省40%的存储资源。 展开更多
关键词 低密度奇偶校验(LDPC)码 无线通信 可重构 低存储 高吞吐率 专用集成电路(ASIC)
在线阅读 下载PDF
基于ASIC实现的高速可扩展并行IP路由查找算法 被引量:5
14
作者 谭明锋 龚正虎 《电子学报》 EI CAS CSCD 北大核心 2005年第2期209-213,共5页
本文提出的IP路由查找算法基于ASIC实现 ,用多个Hash函数对不同长度的前缀进行映射并保存在不同的组相联存储器中 ,运用组相联存储器的特性很好地解决了Hash碰撞 ,并极大地减少了空间耗费 .查找时并行查找所有存储器以进行最长前缀匹配 ... 本文提出的IP路由查找算法基于ASIC实现 ,用多个Hash函数对不同长度的前缀进行映射并保存在不同的组相联存储器中 ,运用组相联存储器的特性很好地解决了Hash碰撞 ,并极大地减少了空间耗费 .查找时并行查找所有存储器以进行最长前缀匹配 ,可在一次访存时间内完成查表 ,而路由更新平均只需数次访存 .该算法在使用 10ns的存储器件时已可满足OC 76 8接口的线速转发要求 ,而且具有良好的可扩展性和并行性 ,可满足更大容量的路由表和更高速度网络单元的线速转发要求 . 展开更多
关键词 专用集成电路(ASIC) IP路由查找 可扩展性 并行性 0C768接口 线速转发
在线阅读 下载PDF
基于听诊音频谱分析的数字听诊系统设计 被引量:2
15
作者 曹杨 徐子轩 +2 位作者 张佳斌 虞致国 顾晓峰 《电子器件》 CAS 北大核心 2013年第5期733-736,共4页
为获得定量化的听诊结果,设计了一种基于听诊音频谱分析的数字听诊系统。该数字听诊系统由硅麦克风传感器接收人体器官发出的声音,经过运算放大、滤波和模数转换,将模拟信号转换为数字信号传送至专用集成电路芯片进行后续处理,再由终端... 为获得定量化的听诊结果,设计了一种基于听诊音频谱分析的数字听诊系统。该数字听诊系统由硅麦克风传感器接收人体器官发出的声音,经过运算放大、滤波和模数转换,将模拟信号转换为数字信号传送至专用集成电路芯片进行后续处理,再由终端设备输出详细、准确的听诊音频谱分析结果,达到帮助精确记录和科学分析听诊结果的目的。 展开更多
关键词 专用集成电路设计 频谱分析 模数转换 硅麦克风
在线阅读 下载PDF
引信体目标视频回波模拟器专用处理器设计 被引量:5
16
作者 郑哲 李加琪 吴嗣亮 《红外与激光工程》 EI CSCD 北大核心 2005年第3期360-363,共4页
针对引信体目标视频回波模拟器中实时数字信号处理的要求,给出了基于Virtex-II系列现场可编程门阵列(FPGA)设计的专用处理器的方案、方法。该方案充分利用了与FPGA结构相适应的设计优化技术,解决了由于FPGA片内时钟频率过高而产生的瓶... 针对引信体目标视频回波模拟器中实时数字信号处理的要求,给出了基于Virtex-II系列现场可编程门阵列(FPGA)设计的专用处理器的方案、方法。该方案充分利用了与FPGA结构相适应的设计优化技术,解决了由于FPGA片内时钟频率过高而产生的瓶颈问题。调试表明,此处理器既有专用ASIC电路的快速性,又有DSP器件的灵活性,完全能满足引信体目标视频回波模拟系统的实际要求。 展开更多
关键词 模拟器 FPGA 专用处理器
在线阅读 下载PDF
多端口存储器控制器IP核的研究 被引量:2
17
作者 马秦生 曹阳 +1 位作者 杨珺 张宁 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2010年第1期142-147,共6页
为了提高SoC系统中主设备访问外部存储器的访问带宽,设计了基于AHB总线的多端口存储器控制器IP核,并提出了基于提前仲裁和请求等待优先的仲裁策略.IP核中的多个主设备通过多个端口请求访问外部存储器,仲裁器在当前总线读/写操作完成前... 为了提高SoC系统中主设备访问外部存储器的访问带宽,设计了基于AHB总线的多端口存储器控制器IP核,并提出了基于提前仲裁和请求等待优先的仲裁策略.IP核中的多个主设备通过多个端口请求访问外部存储器,仲裁器在当前总线读/写操作完成前的提前仲裁时刻裁决出具有最高优先访问权的端口并对访问请求未获允许的端口设置请求等待时间,当提前仲裁时刻再次到达时,优先裁决等待时间到的端口.仿真和硬件验证结果表明,IP核的存储器访问带宽约为532 MB/s,最高总线利用率约为90%. 展开更多
关键词 专用集成电路 IP 逻辑设计 控制设备 存储设备 可重用性 多端口 仲裁器
在线阅读 下载PDF
一种超低功耗高性能的亚阈值全CMOS基准电压源 被引量:3
18
作者 朱智勇 段吉海 +2 位作者 邓进丽 韦雪明 赵洪飞 《半导体技术》 CAS CSCD 北大核心 2016年第4期261-266,共6页
介绍了一种超低功耗、无片上电阻、无双极型晶体管(BJT)的基于亚阈值CMOS特性的基准电压源,该带隙基准源主要用于低功耗型专用集成电路(ASIC)。采用Oguey电流源结构来减小静态电流,以降低功耗。通过使用工作在线性区的MOS管代替传... 介绍了一种超低功耗、无片上电阻、无双极型晶体管(BJT)的基于亚阈值CMOS特性的基准电压源,该带隙基准源主要用于低功耗型专用集成电路(ASIC)。采用Oguey电流源结构来减小静态电流,以降低功耗。通过使用工作在线性区的MOS管代替传统结构中的电阻消除迁移率和电流的温度影响,同时减小芯片面积;采用共源共栅电流镜以降低电源电压抑制比和电压调整率。电路基于SMIC 0.18μm CMOS工艺进行仿真。仿真结果表明,在-45~130℃内,温漂系数为29.1×10-6/℃,电源电压范围为0.8~3.3 V时,电压调整率为0.056%,在100 Hz时,电源电压抑制比为-53 d B。电路功耗仅为235 n W,芯片面积为0.01 mm2。 展开更多
关键词 专用集成电路(ASIC) 超低功耗 电压基准源 亚阈值 电源电压抑制比(PSRR) 共源共栅电流镜
在线阅读 下载PDF
星地高速数传系统LDPC编码器ASIC集成芯片设计 被引量:5
19
作者 张浩 殷柳国 《宇航学报》 EI CAS CSCD 北大核心 2015年第1期96-102,共7页
面向高分辨率对地观测卫星的高速数传应用需求,提出了一种低实现复杂度、多码率融合的LDPC并行编码结构,以及采用该结构的编码器芯片设计方案。基于TSMC 130 nm CMOS标准单元库,该编码器芯片在200 MHz时钟下能够达到1.6 Gbps的吞吐率,... 面向高分辨率对地观测卫星的高速数传应用需求,提出了一种低实现复杂度、多码率融合的LDPC并行编码结构,以及采用该结构的编码器芯片设计方案。基于TSMC 130 nm CMOS标准单元库,该编码器芯片在200 MHz时钟下能够达到1.6 Gbps的吞吐率,硅片面积为5.495 mm2,功耗仅为184.3 m W。与传统结构设计的相同吞吐率的LDPC编码器芯片相比,本文方案可以将存储空间需求降至传统结构的18.52%,硅片面积和功耗分别下降至传统结构的20.3%和83.3%,非常适用于超高速星上通信应用。 展开更多
关键词 卫星通信 LDPC编码器 多码率融合 集成芯片设计
在线阅读 下载PDF
宽带电路交换核心芯片的验证与测试 被引量:1
20
作者 刘钊远 李宥谋 +1 位作者 蒋林 邓军勇 《光通信技术》 CSCD 北大核心 2009年第7期7-10,共4页
介绍了一种宽带电路交换核心芯片的结构,针对设计的电路给出了验证模型,讨论了功能验证的内容和方法,重点讨论了流片完成后如何对芯样片进行全面测试。给出了测试系统的组成,并对测试的步骤、内容和方法进行了讨论,最后给出了测试结果... 介绍了一种宽带电路交换核心芯片的结构,针对设计的电路给出了验证模型,讨论了功能验证的内容和方法,重点讨论了流片完成后如何对芯样片进行全面测试。给出了测试系统的组成,并对测试的步骤、内容和方法进行了讨论,最后给出了测试结果及其分析。芯片现已投入实际应用。 展开更多
关键词 仿真验证 系统测试 电路交换 ASIC
在线阅读 下载PDF
上一页 1 2 4 下一页 到第
使用帮助 返回顶部