针对Linux操作系统的MMU设计 被引量：4

1

作者 陆超 朱贺飞 +1 位作者 陈兆千 周晓方 《小型微型计算机系统》 CSCD 北大核心 2007年第4期738-741,共4页

本文针对Linux操作系统的内存管理机制设计了一款在TLB不命中时自动查询页表,填充TLB的MMU,并为它设计了一条专门的验证、调试平台.经仿真验证后,本文所设计的MMU能很好的和Linux配合,高效的完成虚拟地址和物理地址的转换.

关键词 内存管理单元 mmu LINUX TLB 软硬件协同设计

在线阅读 下载PDF 职称材料

SOCDMMU中核心部件的软件实现方法 被引量：3

2

作者 梁东凯 张发存 《计算机工程》 CAS CSCD 北大核心 2009年第22期253-255,共3页

针对传统系统级芯片动态内存管理单元(SOCDMMU),提出用软件方法实现SOCDMMU中的核心部件。该方法分析了核心硬部件的功能,以软件方程的形式进行算法抽象,并在改进后实现算法。测试结果表明,经过该方法实现的SOCDMMU流片能进行算法的更新... 针对传统系统级芯片动态内存管理单元(SOCDMMU),提出用软件方法实现SOCDMMU中的核心部件。该方法分析了核心硬部件的功能,以软件方程的形式进行算法抽象,并在改进后实现算法。测试结果表明,经过该方法实现的SOCDMMU流片能进行算法的更新,且随着片上内存资源的增大,管理效率能同步提高。 展开更多

关键词 系统级芯片动态内存管理单元 多处理器 内存管理

在线阅读 下载PDF 职称材料

针对深度学习中不规则内存访问的高吞吐内存管理单元

3

作者 丁峰 李曦 《高技术通讯》 CAS 北大核心 2024年第7期714-725,共12页

人工智能应用的多样化与复杂化导致了算法模型的不规则内存访问,即集中突发的访问请求与稀疏的访问地址,从而给智能应用在内存资源严格受限的移动端设备的部署带来了挑战。这种不规则的内存访问导致了现有架构中内存管理单元(MMU)的地... 人工智能应用的多样化与复杂化导致了算法模型的不规则内存访问,即集中突发的访问请求与稀疏的访问地址,从而给智能应用在内存资源严格受限的移动端设备的部署带来了挑战。这种不规则的内存访问导致了现有架构中内存管理单元(MMU)的地址转换面临低吞吐和长延迟的问题,使其成为系统访存通路的瓶颈。针对上述问题,本文提出了一种新的高吞吐MMU架构方案(HTMMU),通过多流并行,加强冗余请求的过滤,合理地分配有限的片上存储资源等手段,从而能高吞吐、低延迟地处理不规则访问的地址转换,提升系统访存效率。实验结果表明,在处理人工智能算法内突发的稀疏访存时,相较于当前主流MMU设计方案,HTMMU平均获得了2.43倍的性能提升,而平均访问延迟降低为原先的34.1%,同时将额外面积开销控制在3.0%以内。 展开更多

关键词 内存管理单元(mmu) 地址转换 不规则访存 深度学习 高吞吐

在线阅读 下载PDF 职称材料

GPGPU和CUDA统一内存研究现状综述 被引量：2

4

作者 庞文豪 王嘉伦 翁楚良 《计算机工程》 CAS CSCD 北大核心 2024年第12期1-15,共15页

在大数据背景下,随着科学计算、人工智能等领域的快速发展,各领域对硬件的算力要求越来越高。图形处理器(GPU)特殊的硬件架构,使其适合进行高并行度的计算,并且近年来GPU与人工智能、科学计算等领域互相发展促进,使GPU功能细化,逐渐发... 在大数据背景下,随着科学计算、人工智能等领域的快速发展,各领域对硬件的算力要求越来越高。图形处理器(GPU)特殊的硬件架构,使其适合进行高并行度的计算,并且近年来GPU与人工智能、科学计算等领域互相发展促进,使GPU功能细化,逐渐发展出了成熟的通用图形处理器(GPGPU),目前GPGPU已成为中央处理器(CPU)最重要的协处理器之一。然而,GPU硬件配置在出厂后不容易更改且显存容量有限,在处理大数据集时显存容量不足的缺点对计算性能造成较大的影响。统一计算设备架构(CUDA)6.0推出了统一内存,使GPGPU和CPU可以共享虚拟内存空间,以此来简化异构编程和扩展GPGPU可访问的内存空间。统一内存为GPGPU处理大数据集提供了一项可行的解决方案,在一定程度上缓解了GPU显存容量较小的问题,但是统一内存的使用也带来了一些性能问题,如何在统一内存中做好内存管理成为性能提升的关键。本研究对CUDA统一内存的发展和应用进行综述,包括CUDA统一内存的特性、发展、优势和局限性以及在人工智能、大数据处理系统等领域的应用和未来的发展前景,为未来使用和优化CUDA统一内存的研究工作提供有价值的参考。 展开更多

关键词 通用图形处理器 统一内存 显存超额订阅 数据管理 异构系统

在线阅读 下载PDF 职称材料

32位RISC中存储管理单元的设计 被引量：5

5

作者 李瑛 高德远 +1 位作者 张盛兵 樊晓桠 《西北工业大学学报》 EI CAS CSCD 北大核心 2004年第3期365-369,共5页

多任务处理要求在处理器中集成片上的存储管理单元 ( MMU) ,支持虚拟存储管理 ,通过硬件 MMU把虚地址转换成物理地址。提出了 32位超标量 RISC微处理器的 MMU体系结构 ,论述了逻辑地址到物理地址转换的 3种机制以及相应的存储保护和异... 多任务处理要求在处理器中集成片上的存储管理单元 ( MMU) ,支持虚拟存储管理 ,通过硬件 MMU把虚地址转换成物理地址。提出了 32位超标量 RISC微处理器的 MMU体系结构 ,论述了逻辑地址到物理地址转换的 3种机制以及相应的存储保护和异常处理 ;着重讨论 TLB( Translation Lookaside Buffer)的设计原则 ,并对其 3种设计结构进行分析比较 ,优化了 TLB的组织结构 ;给出了 MMU的组成、数据通路、控制通路 ,解决了速度瓶颈 ,满足了芯片的设计要求。整个芯片用 TSMC 0 .2 5μm工艺实现 ,芯片面积为 5 mm× 5 mm,主频为 66MHz。 展开更多

关键词 存储管理单元 块地址转换 转换后援缓冲

在线阅读 下载PDF 职称材料

“龙腾”R2微处理器存储管理单元的设计与实现 被引量：3

6

作者 屈文新 樊晓桠 《西北工业大学学报》 EI CAS CSCD 北大核心 2007年第1期137-141,共5页

虚拟内存是一种管理物理内存资源的技术,将虚拟地址空间映像到物理地址空间。提出了一种设计32位超标量微处理器存储管理单元体系结构的方法,实现了访存和访I/O的逻辑地址到物理地址的转换,讨论了TLB(Translation Lookaside Buffer)设... 虚拟内存是一种管理物理内存资源的技术,将虚拟地址空间映像到物理地址空间。提出了一种设计32位超标量微处理器存储管理单元体系结构的方法,实现了访存和访I/O的逻辑地址到物理地址的转换,讨论了TLB(Translation Lookaside Buffer)设计中的关键技术以及在段、块或页的基础上提供的访问保护,满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18μmCMOS工艺实现,芯片面积在4.8 mm×5.2 mm之内,核心频率超过233 MHz,功耗小于1.5 W。 展开更多

关键词 存储管理单元 逻辑地址 物理地址 TLB

在线阅读 下载PDF 职称材料

存储器管理部件的研究 被引量：1

7

作者 李树国 刘诗斌 +1 位作者 高德远 樊晓桠 《西北工业大学学报》 EI CAS CSCD 北大核心 2000年第3期357-359,共3页

存储器管理部件 MMU( memory managementunit)的速度直接影响微处理器的性能 ,提高存储器管理部件的速度是本文的设计目标。文中提出了存储器管理部件 MMU设计方法 ,论述了虚拟地址空间映射到物理地址空间逻辑关系 ,确定了 MMU是由暂存... 存储器管理部件 MMU( memory managementunit)的速度直接影响微处理器的性能 ,提高存储器管理部件的速度是本文的设计目标。文中提出了存储器管理部件 MMU设计方法 ,论述了虚拟地址空间映射到物理地址空间逻辑关系 ,确定了 MMU是由暂存器、加法器、段测试电路、高速缓存器 CACHE和地址锁存器 latcher组成 ,给出了 MMU的数据通路和控制通路。经 EDA工具Synopsys仿真 ,结果显示传送于数据通路上的三种类型的操作数在控制流的作用下形成物理地址的时间是 1 .6个处理器周期 ,低于微处理器的最短存储器访问周期 ( 2 ) 展开更多

关键词 存储器管理部件 mmu 运算速度 微处理器

在线阅读 下载PDF 职称材料

两级链表在交换控制芯片描述符管理中的应用 被引量：1

8

作者 任敏华 刘宇 +2 位作者 罗云宝 赵永建 张激 《计算机工程》 CAS CSCD 2013年第4期82-84,89,共4页

研究一种利用硬件实现片上存储器管理的方法,针对目前交换机最长至9 728 Byte的超长帧存储问题,在交换控制芯片描述符管理方法的基础上,提出一种两级链表的设计方法,即第一级发送队列链表和第二级缓存标签链表,分别用于维护每个端口的... 研究一种利用硬件实现片上存储器管理的方法,针对目前交换机最长至9 728 Byte的超长帧存储问题,在交换控制芯片描述符管理方法的基础上,提出一种两级链表的设计方法,即第一级发送队列链表和第二级缓存标签链表,分别用于维护每个端口的帧优先级次序及每个帧的缓存页地址。仿真实验结果证明,该设计方法能有效地管理描述符,可处理超长帧的交换控制芯片。 展开更多

关键词 存储器管理单元 两级链表 缓存标签 描述符 超长帧

在线阅读 下载PDF 职称材料

嵌入式RTOS安全保护机制的研究与实现 被引量：13

9

作者 王丽杰 熊光泽 罗蕾 《电子科技大学学报》 EI CAS CSCD 北大核心 2005年第5期650-653,共4页

在分析安全相关的ARINC653规范的基础上,提出了满足安全关键应用的嵌入式实时操作系统S-CRTOS体系结构,较详细阐述了该体系结构所采用的隔离和保护原理,以及所解决的区间调度、进程池和异步机制等几种关键技术。该体系结构已在多种目标... 在分析安全相关的ARINC653规范的基础上,提出了满足安全关键应用的嵌入式实时操作系统S-CRTOS体系结构,较详细阐述了该体系结构所采用的隔离和保护原理,以及所解决的区间调度、进程池和异步机制等几种关键技术。该体系结构已在多种目标板上成功实现,可用于航空电子、汽车电子等安全关键系统。 展开更多

关键词 区间 隔离和保护 内存管理单元 异步信号 嵌入式实时操作系统

在线阅读 下载PDF 职称材料

ARM指令执行速度影响因素的实验研究

10

作者 尹旭峰 苑士华 胡纪滨 《计算机工程》 CAS CSCD 北大核心 2011年第12期262-264,267,共4页

介绍ARM微处理器S3C2440A的内存管理单元(MMU)和高速缓存,设计一种实验方法来测定在不同CPU时钟频率下禁用或启用高速缓存时,程序指令在SDRAM和SRAM中的平均执行速度,并对数据进行分析和处理。实验结果表明,启用高速缓存对提高指令的平... 介绍ARM微处理器S3C2440A的内存管理单元(MMU)和高速缓存,设计一种实验方法来测定在不同CPU时钟频率下禁用或启用高速缓存时,程序指令在SDRAM和SRAM中的平均执行速度,并对数据进行分析和处理。实验结果表明,启用高速缓存对提高指令的平均执行速度具有较大影响。 展开更多

关键词 高速缓存 内存管理单元 指令 微处理器

在线阅读 下载PDF 职称材料

μClinux内存管理分析

11

作者 谢新华 李端明 李树贤 《兵工自动化》 2006年第3期52-53,共2页

μClinux内存管理采用非标准Linux内存模型。系统为进程分配连续内存区域,代码段、数据段和栈段间无空隙,且进程私有堆被取消,所有进程共享由操作系统管理的堆空间。最简单的malloc利用mmap从核心空闲内存池中分配内存以实现。并采用存... μClinux内存管理采用非标准Linux内存模型。系统为进程分配连续内存区域,代码段、数据段和栈段间无空隙,且进程私有堆被取消,所有进程共享由操作系统管理的堆空间。最简单的malloc利用mmap从核心空闲内存池中分配内存以实现。并采用存储器分页管理,系统启动时把实际存储器分页,加载应用程序时再程序分页加载。 展开更多

关键词 ΜCLINUX 内存管理 内存模型 mmu

在线阅读 下载PDF 职称材料

32位微处理器中存储管理单元的全定制设计

12

作者 张志峰 《计算机工程与应用》 CSCD 北大核心 2010年第13期56-58,共3页

介绍了一种支持32位精简指令集处理器中页式地址管理的存储管理单元(MMU)的设计与实现。该单元实现了完整的虚实地址转换功能和保护机制,支持固定映射和地址转换旁路缓冲器转换两种模式。该单元基于全定制设计方式完成设计,采用中芯国际... 介绍了一种支持32位精简指令集处理器中页式地址管理的存储管理单元(MMU)的设计与实现。该单元实现了完整的虚实地址转换功能和保护机制,支持固定映射和地址转换旁路缓冲器转换两种模式。该单元基于全定制设计方式完成设计,采用中芯国际0.18μm工艺。两次流片后的测试结果表明,采用此设计的32位微处理器可以正常地完成所定义的各类存储管理功能,可以正常地启动和运行Linux操作系统。 展开更多

关键词 存储管理单元 全定制 微处理器

在线阅读 下载PDF 职称材料

面向嵌入式应用的内存管理单元设计 被引量：4

13

作者 刘坤杰 游海亮 +1 位作者 严晓浪 葛海通 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2007年第7期1078-1082,1087,共6页

提出了一种面向嵌入式应用的内存管理单元(MMU)的全综合设计结构,其地址转译缓存(TLB)采用多级结构,包括第一级分离的组相联微指令μITLB和微数据μDTLB及第二级统一的全相联JTLB.第一级μITLB和μDTLB表项少且组相联,查询速度快;第二级... 提出了一种面向嵌入式应用的内存管理单元(MMU)的全综合设计结构,其地址转译缓存(TLB)采用多级结构,包括第一级分离的组相联微指令μITLB和微数据μDTLB及第二级统一的全相联JTLB.第一级μITLB和μDTLB表项少且组相联,查询速度快;第二级JTLB可采用多周期查询方式,易于高速综合实现.选取Mibench测试基准集中的部分典型应用,通过嵌入式片上系统(SoC)设计样例,验证了该MMU结构的应用适应性.SoC设计实验结果表明,多级TLB结构MMU的系统性能与单级全相联结构最大仅相差3.8%.将设计的MMU集成在自主开发的高端32-bit嵌入式芯核CK520中,在0.18μm 6层金属工艺最差工作条件下,处理器的时钟频率达到230MHz以上,面积仅增加了7.6%. 展开更多

关键词 内存管理单元 转译缓存 片上系统

在线阅读 下载PDF 职称材料

MIPS内存管理单元的设计与实现 被引量：2

14

作者 卢仕听 尤凯迪 +1 位作者 韩军 曾晓洋 《计算机工程》 CAS CSCD 北大核心 2010年第21期270-271,274,共3页

设计MIPS324kc处理器内存管理单元(MMU),该模块对处理器地址进行合法性检查,并按照不同的地址空间对虚拟地址进行静态或动态映射。在硬件上采用三级流水线方式实现JTLB,并为处理器指令端口和数据端口设计相应的快表以提高TLB的查询速度... 设计MIPS324kc处理器内存管理单元(MMU),该模块对处理器地址进行合法性检查,并按照不同的地址空间对虚拟地址进行静态或动态映射。在硬件上采用三级流水线方式实现JTLB,并为处理器指令端口和数据端口设计相应的快表以提高TLB的查询速度。MMU与总线接口模块的时序采用简化的AMBA协议,与处理器进行联合调试并运行Linux操作系统,同时在功能上通过FPGA验证。该模块经过DC综合后,面积约为32K等效逻辑门。 展开更多

关键词 内存管理单元 地址转换后备表 MIPS处理器

在线阅读 下载PDF 职称材料

共享缓存式以太网交换机缓存结构分析 被引量：6

15

作者 郑万立 涂晓东 田永刚 《电子科技大学学报》 EI CAS CSCD 北大核心 2004年第6期738-742,共5页

针对共享缓存式交换机能提供理想的吞吐量、延时性能和对于一定的丢失率共享缓存交换机需要的内存较其他交换机小的特点,结合现有的共享缓存式以太网交换机芯片,对该交换机的缓存物理结构、数据结构进行分析和总结,并提出了一种共享缓... 针对共享缓存式交换机能提供理想的吞吐量、延时性能和对于一定的丢失率共享缓存交换机需要的内存较其他交换机小的特点,结合现有的共享缓存式以太网交换机芯片,对该交换机的缓存物理结构、数据结构进行分析和总结,并提出了一种共享缓存式以太网交换机缓存结构。 展开更多

关键词 缓存管理单元 共享缓存池 分片 描述符 输出队列 分级服务

在线阅读 下载PDF 职称材料

针对嵌入式系统的低功耗存储器管理单元设计 被引量：2

16

作者 朱贺飞 陆超 +2 位作者 周晓方 闵昊 周电 《计算机工程》 CAS CSCD 北大核心 2007年第5期226-228,共3页

针对Linux操作系统,实现了面向32位RSIC嵌入式处理器的低功耗存储器管理单元。通过在指令快表中增加预比较电路,提高了处理器连续访问同一虚拟页面时的地址转换效率,降低指令快表命中时的功耗37.07%。两级比较结构的内容寻址存储器与传... 针对Linux操作系统,实现了面向32位RSIC嵌入式处理器的低功耗存储器管理单元。通过在指令快表中增加预比较电路,提高了处理器连续访问同一虚拟页面时的地址转换效率,降低指令快表命中时的功耗37.07%。两级比较结构的内容寻址存储器与传统结构相比,在失效和命中时分别可以取得44.98%和74.94%的功耗节省。该文设计的存储器管理单元能够很好地和Linux配合,完成地址映射及存储权限管理。 展开更多

关键词 嵌入式系统 低功耗 存储器管理单元 快表

在线阅读 下载PDF 职称材料

LRU页面置换算法的改进与实现 被引量：4

17

作者 赵俊化 胡金霞 《计算机工程》 CAS CSCD 2012年第17期24-27,共4页

为简化嵌入式虚拟内存的实现,改善嵌入式虚拟内存的性能,在对常见页面置换算法进行对比分析的基础上,提出一种改进的最久未使用页面置换算法。该算法基于内存管理单元、跨页访问计数器、访问次序寄存器、溢出中断处理等软硬件相结合的... 为简化嵌入式虚拟内存的实现,改善嵌入式虚拟内存的性能,在对常见页面置换算法进行对比分析的基础上,提出一种改进的最久未使用页面置换算法。该算法基于内存管理单元、跨页访问计数器、访问次序寄存器、溢出中断处理等软硬件相结合的技术。实验结果表明,该算法能提高嵌入式系统的页面置换效率,提升系统的整体性能,可广泛应用于各种物联网系统和嵌入式系统。 展开更多

关键词 物联网 页面置换算法 最久未使用 改进型Clock算法 溢出中断 跨页访问 内存管理单元

在线阅读 下载PDF 职称材料

一种基于ARM核的嵌入式操作系统的设计实现 被引量：1

18

作者 葛强 王宜怀 曹振华 《计算机应用与软件》 CSCD 2010年第3期268-271,共4页

分析了当前嵌入式实时操作系统的特点,提出并实现了一个简洁高效具有通用性的嵌入式操作系统设计方案。利用MMU将系统分为内核空间和用户空间,成功地解决了系统和应用运行在一个特权级别而造成无法保护内核空间和外设互斥访问的问题。... 分析了当前嵌入式实时操作系统的特点,提出并实现了一个简洁高效具有通用性的嵌入式操作系统设计方案。利用MMU将系统分为内核空间和用户空间,成功地解决了系统和应用运行在一个特权级别而造成无法保护内核空间和外设互斥访问的问题。在调度方式上采用可变优先级的调度策略,满足了系统对稳定性和实时性的需求。 展开更多

关键词 嵌入式实时操作系统 ARM 内存管理单元

在线阅读 下载PDF 职称材料

SPARC体系结构的操作系统仿真器实现方法研究 被引量：1

19

作者 彭志航 刘又诚 《计算机工程与应用》 CSCD 北大核心 2001年第12期113-116,共4页

在CPU的研制阶段通常也要同时进行操作系统的开发，为在新型CPU问世之前运行和调试目标操作系统，就必须开发支持操作系统功能的CPU仿真器。文章针对一种正在研制的基于SPARC体系结构的CPU，提出了操作系统仿真器的两种实现方案，然后... 在CPU的研制阶段通常也要同时进行操作系统的开发，为在新型CPU问世之前运行和调试目标操作系统，就必须开发支持操作系统功能的CPU仿真器。文章针对一种正在研制的基于SPARC体系结构的CPU，提出了操作系统仿真器的两种实现方案，然后对其中一种相对可行的方案进行了深入研究，并总结了开发过程中解决的一些实际问题。 展开更多

关键词 操作系统 仿真器 SPARC 体系结构

在线阅读 下载PDF 职称材料

AnC和Xlate攻击防御研究 被引量：2

20

作者 李小馨 侯锐 孟丹 《高技术通讯》 EI CAS 北大核心 2020年第5期461-470,共10页

分析了AnC和Xlate类由内存管理单元(MMU)和中央处理单元(CPU)核共享高速缓存(cache)导致的侧信道攻击,指出防御的关键在于隔离cache中的页表项和普通数据。在操作系统层面,首先基于页面属性表(PAT)不缓存(uncache)全部页表项,进一步结... 分析了AnC和Xlate类由内存管理单元(MMU)和中央处理单元(CPU)核共享高速缓存(cache)导致的侧信道攻击,指出防御的关键在于隔离cache中的页表项和普通数据。在操作系统层面,首先基于页面属性表(PAT)不缓存(uncache)全部页表项,进一步结合透明大页,将平均性能损失由82.35%降至26.95%。在芯片层面,首先在uncache全部页表项的基础上,改进了页表缓存(PTC)以缓存各级页表项,在PTC增大到256项时,平均性能损失为1.59%;然后在cache中按路分区缓存页表项和普通数据(页表项占一路),平均性能损失为6.61%;进一步探索了和各级页表项局部性相适应的混合隔离机制(高级页表项缓存在PTC中,最低级页表项缓存在分区cache中),在PTC大小为64项时,平均性能提升0.81%。 展开更多

关键词 高速缓存 内存管理单元(mmu) 侧信道攻击 地址随机化 加密算法 页面属性表(PAT) 分区

在线阅读 下载PDF 职称材料