检索结果-维普期刊中文期刊服务平台

低功耗双边沿触发器的逻辑设计被引量：17: 1; 作者吴训威韦健《电子学报》 EI CAS CSCD 北大核心 1999年第5期129-131,共3页; 本文从消除时钟信号冗余跳变而致的无效功耗的要求出发，提出双边沿触发器的设计思想与基于与非门的逻辑设计．用ＰＳＰＩＣＥ程序模拟证实了该种触发器具有正确的逻辑功能，能够正常地应用于时序电路的设计，并且由于时钟工作频率减半... 展开更多; 关键词低功耗触发器逻辑设计集成电路; 在线阅读下载PDF 职称材料

基于低功耗双边沿JK触发器的异步时序电路设计被引量：8: 2; 作者赵敏笑余红娟陈偕雄《浙江大学学报（理学版）》 CAS CSCD 北大核心 2005年第1期45-48,共4页; 从JK触发器的激励表出发,介绍了基于单边沿JK触发器的同步时序电路和异步时序电路设计,提出了双边沿JK触发器的完整状态方程,并以此为基础讨论了基于双边沿JK触发器的异步时序电路的设计方法.; 关键词低功耗双边沿触发器异步时序电路逻辑设计; 在线阅读下载PDF 职称材料

新型电流型CMOS四值边沿触发器设计被引量：10: 3; 作者杭国强应时彦《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2009年第11期1970-1974,共5页; 提出3种应用于多值逻辑系统的电流型触发器设计,包括四值主从结构触发器、单闩锁单边沿触发器和单闩锁双边沿触发器.采用电流阈值控制技术简化这些电路的结构.单个锁存器的四值单边沿和双边沿触发器分别利用时钟信号的1个边沿和2个边沿... 展开更多; 关键词电流型CMOS 多值逻辑触发器低功耗设计; 在线阅读下载PDF 职称材料

四值绝热动态D触发器开关级设计被引量：3: 4; 作者汪鹏君高虹《深圳大学学报（理工版）》 EI CAS 北大核心 2011年第3期264-270,共7页; 研究绝热电路和多值触发器,提出一种四值绝热动态D触发器设计方案.该方案采用多阈值金属氧化物半导体MOS管控制技术和开关信号理论,推导四值绝热动态D触发器文字运算电路结构式,由文字运算电路控制四值绝热逻辑信号产生,实现动态D触发... 展开更多; 关键词电路与系统开关信号理论多值逻辑 D触发器低功耗电路设计; 在线阅读下载PDF 职称材料

时钟低摆幅三值双边沿低功耗触发器的设计被引量：4: 5; 作者曾小旁汪鹏君《华东理工大学学报（自然科学版）》 CAS CSCD 北大核心 2010年第2期279-283,共5页; 通过对各类多值触发器的研究,提出了一种反馈保持型时钟低摆幅三值双边沿低功耗新型触发器(Feedback Keeper Low-swing Clock Ternary Low-Power Double-Edge-Triggered Flip-Flop,FK-LSCTLPDFF)设计方案。该方案利用反馈保持避免电路... 展开更多; 关键词多值逻辑触发器时钟低摆幅低功耗设计; 在线阅读下载PDF 职称材料

用于混合信号集成电路的低噪声电流型触发器被引量：1: 6; 作者杭国强徐月华《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2007年第4期616-620,共5页; 提出了一种以电流信号表示逻辑值的低噪声触发器设计方案,用于在混合集成电路的设计中取代传统的CMOS触发器,以减少存贮单元开关噪声对模拟电路性能的影响.所设计的结构包括主从型单边沿触发器、单闩锁单边沿触发器和单闩锁双边沿触发器... 展开更多; 关键词电流型CMOS电路混合集成电路触发器低噪声设计; 在线阅读下载PDF 职称材料

采用二相功率时钟的能量恢复型CMOS触发器设计被引量：3: 7; 作者应子林杭国强《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2005年第10期1545-1548,共4页; 基于绝热开关或能量恢复技术,提出了应用于低功耗系统的主从型绝热D触发器、SR触发器和JK触发器设计.所提出的这些电路工作于二相正弦功率时钟,这有助于降低功率时钟电路的设计难度.通过接入两个与功率时钟相连的弱nMOS管解决了输出悬... 展开更多; 关键词绝热CMOS电路触发器低功耗设计能量恢复技术; 在线阅读下载PDF 职称材料

双边沿移位寄存器的设计原理及其应用被引量：3: 8; 作者朱挺吴训威《浙江大学学报（理学版）》 CAS CSCD 2004年第1期29-33,42,共6页; 从消除时钟信号冗余跳变而致的无效功耗的要求出发,提出双边沿移位寄存器的设计思想.该移位寄存器的功能已用PSPICE程序模拟验证.使用该移位寄存器设计双边沿移位计数器的实例被演示.对模拟所得数据的计算结果表明,与实现相同功能的单... 展开更多; 关键词双边沿移位寄存器低功耗逻辑设计集成电路; 在线阅读下载PDF 职称材料

基于MCML的高性能三值D型触发器的设计: 9; 作者赵祥红沈继忠《浙江大学学报（理学版）》 CAS CSCD 2013年第3期280-284,共5页; MCML电路由于具有高速低摆幅、抗干扰能力强、在高频下比传统CMOS电路功耗更低等优点,越来越受到广泛关注.通过分析二值MCML电路的设计方法,引入与参考电压进行比较的思路,设计了一种结构简单的新型高性能三值D型触发器.采用TSMC 180nm... 展开更多; 关键词多值逻辑触发器 MCML VLSI 低功耗高速集成电路; 在线阅读下载PDF 职称材料

题名低功耗双边沿触发器的逻辑设计被引量：17: 1; 作者吴训威韦健; 机构浙江大学电子工程系美国南加州大学电气工程系统系; 出处《电子学报》 EI CAS CSCD 北大核心 1999年第5期129-131,共3页; 基金国家自然科学基金浙江省自然科学基金; 文摘本文从消除时钟信号冗余跳变而致的无效功耗的要求出发，提出双边沿触发器的设计思想与基于与非门的逻辑设计．用ＰＳＰＩＣＥ程序模拟证实了该种触发器具有正确的逻辑功能，能够正常地应用于时序电路的设计，并且由于时钟工作频率减半而导致系统功耗的明显降低．; 关键词低功耗触发器逻辑设计集成电路; Keywords low power,flip flop,logic design,integrated circuits; 分类号 TN783.02 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

题名基于低功耗双边沿JK触发器的异步时序电路设计被引量：8: 2; 作者赵敏笑余红娟陈偕雄; 机构浙江大学信息与电子工程系; 出处《浙江大学学报（理学版）》 CAS CSCD 北大核心 2005年第1期45-48,共4页; 文摘从JK触发器的激励表出发,介绍了基于单边沿JK触发器的同步时序电路和异步时序电路设计,提出了双边沿JK触发器的完整状态方程,并以此为基础讨论了基于双边沿JK触发器的异步时序电路的设计方法.; 关键词低功耗双边沿触发器异步时序电路逻辑设计; Keywords low power double-edge-triggered flip-flop asynchronous sequential circuit logic design; 分类号 TN911.23 [电子电信—通信与信息系统]; 在线阅读下载PDF 职称材料

题名新型电流型CMOS四值边沿触发器设计被引量：10: 3; 作者杭国强应时彦; 机构浙江大学信息与通信工程研究所浙江工业大学信息工程学院; 出处《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2009年第11期1970-1974,共5页; 基金国家自然科学基金资助项目(60971061) 浙江省自然科学基金资助项目(Y105124,Y106375); 文摘提出3种应用于多值逻辑系统的电流型触发器设计,包括四值主从结构触发器、单闩锁单边沿触发器和单闩锁双边沿触发器.采用电流阈值控制技术简化这些电路的结构.单个锁存器的四值单边沿和双边沿触发器分别利用时钟信号的1个边沿和2个边沿后产生的窄脉冲使锁存器瞬时导通,实现取样求值.单闩锁结构的触发器不仅可以简化电路结构,更重要的是大大降低了电流型触发器的直流功耗.在保持相同数据吞吐量的条件下,应用双边沿触发器可以使时钟信号的频率减半,从而降低时钟网络的动态功耗.采用TSMC 0.25μm CMOS工艺参数的HSPICE模拟结果验证了所提出设计方案的有效性.; 关键词电流型CMOS 多值逻辑触发器低功耗设计; Keywords current-mode CMOS multiple-valued logic flip-flops low power design; 分类号 TN432 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名四值绝热动态D触发器开关级设计被引量：3: 4; 作者汪鹏君高虹; 机构宁波大学电路与系统研究所; 出处《深圳大学学报（理工版）》 EI CAS 北大核心 2011年第3期264-270,共7页; 基金国家自然科学基金资助项目(61076032) 浙江省自然科学基金资助重点项目(Z1111219)~~; 文摘研究绝热电路和多值触发器,提出一种四值绝热动态D触发器设计方案.该方案采用多阈值金属氧化物半导体MOS管控制技术和开关信号理论,推导四值绝热动态D触发器文字运算电路结构式,由文字运算电路控制四值绝热逻辑信号产生,实现动态D触发器的四值输出,并在此基础上设计具有记忆功能的触发型四值绝热正循环门.通过PSpice模拟软件验证该设计电路逻辑功能正确,在55.6 MHz工作频率下,与常规CMOS四值动态D触发器相比,节省功耗约90%.; 关键词电路与系统开关信号理论多值逻辑 D触发器低功耗电路设计; Keywords circuits and systems switch-signal theory multi-valued logic D flip-flop low power circuit design; 分类号 TP331.2 [自动化与计算机技术—计算机系统结构] TN783 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

题名时钟低摆幅三值双边沿低功耗触发器的设计被引量：4: 5; 作者曾小旁汪鹏君; 机构宁波大学电路与系统研究所; 出处《华东理工大学学报（自然科学版）》 CAS CSCD 北大核心 2010年第2期279-283,共5页; 基金国家自然科学基金项目(60776022) 浙江省科技计划项目(2008C21166) 宁波大学教授基金项目; 文摘通过对各类多值触发器的研究,提出了一种反馈保持型时钟低摆幅三值双边沿低功耗新型触发器(Feedback Keeper Low-swing Clock Ternary Low-Power Double-Edge-Triggered Flip-Flop,FK-LSCTLPDFF)设计方案。该方案利用反馈保持避免电路因输入信号瞬间毛刺引起的错误翻转,利用时钟信号双边沿跳变敏感抑制冗余跳变,利用时钟低摆幅降低三值触发器功耗。该电路与三值单边沿触发器相比,在保持相同数据吞吐量的条件下,可使时钟信号的频率减半,从而降低整个电路的系统功耗。通过PSPCIE模拟,验证了所设计电路具有正确逻辑功能,低功耗特性明显。; 关键词多值逻辑触发器时钟低摆幅低功耗设计; Keywords multiple-value logic flip-flop low-swing clock low-power design; 分类号 TN432 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名用于混合信号集成电路的低噪声电流型触发器被引量：1: 6; 作者杭国强徐月华; 机构浙江大学信息与电子工程学系杭州师范学院信息工程学系; 出处《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2007年第4期616-620,共5页; 基金浙江省自然科学基金资助项目(Y106375); 文摘提出了一种以电流信号表示逻辑值的低噪声触发器设计方案,用于在混合集成电路的设计中取代传统的CMOS触发器,以减少存贮单元开关噪声对模拟电路性能的影响.所设计的结构包括主从型单边沿触发器、单闩锁单边沿触发器和单闩锁双边沿触发器.单闩锁结构的触发器不仅可以简化电路结构,更为重要的是它大大降低了电流型触发器的直流功耗.在保持相同数据吞吐量的条件下,应用单闩锁双边沿触发器可以使时钟信号的频率减半,从而进一步降低时钟网络的动态功耗.采用0.25μm CMOS工艺参数的HSPICE模拟结果表明,所提出的电流型触发器工作时,在电源端产生的电流波动远远小于传统的CMOS电路.; 关键词电流型CMOS电路混合集成电路触发器低噪声设计; Keywords current-mode CMOS circuit mixed-signal integrated circuit flip-flop low noise design; 分类号 TN432 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名采用二相功率时钟的能量恢复型CMOS触发器设计被引量：3: 7; 作者应子林杭国强; 机构浙江大学信息与电子工程学系; 出处《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2005年第10期1545-1548,共4页; 基金国家自然科学基金资助项目(60273093); 文摘基于绝热开关或能量恢复技术,提出了应用于低功耗系统的主从型绝热D触发器、SR触发器和JK触发器设计.所提出的这些电路工作于二相正弦功率时钟,这有助于降低功率时钟电路的设计难度.通过接入两个与功率时钟相连的弱nMOS管解决了输出悬空态问题.电路采用传输开关作为逻辑输入模块,消除了接地端,因而具有更低的能耗.应用绝热JK触发器,并以十进制加法计数器为例演示了能量恢复型时序电路的设计.通过采用0.5μm互补金属氧化物半导体(CMOS)工艺参数的集成电路模拟程序(SPICE)模拟,结果验证了该触发器较之以往的设计具有更低的功耗.; 关键词绝热CMOS电路触发器低功耗设计能量恢复技术; Keywords adiabatic CMOS circuit flip-flop low power design energy recovery technique; 分类号 TN432 [电子电信—微电子学与固体电子学] TP333 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名双边沿移位寄存器的设计原理及其应用被引量：3: 8; 作者朱挺吴训威; 机构浙江大学信息与电子工程学系宁波大学电路与系统研究所; 出处《浙江大学学报（理学版）》 CAS CSCD 2004年第1期29-33,42,共6页; 基金国家自然科学基金资助项目(60273093).; 文摘从消除时钟信号冗余跳变而致的无效功耗的要求出发,提出双边沿移位寄存器的设计思想.该移位寄存器的功能已用PSPICE程序模拟验证.使用该移位寄存器设计双边沿移位计数器的实例被演示.对模拟所得数据的计算结果表明,与实现相同功能的单边沿移位寄存器相比,由于工作频率减半,双边沿移位寄存器的功耗有明显降低.; 关键词双边沿移位寄存器低功耗逻辑设计集成电路; Keywords low power shift register logic design integrated circuits; 分类号 TP332.11 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名基于MCML的高性能三值D型触发器的设计: 9; 作者赵祥红沈继忠; 机构浙江大学信息与电子工程学系浙江大学宁波理工学院; 出处《浙江大学学报（理学版）》 CAS CSCD 2013年第3期280-284,共5页; 基金国家自然科学基金资助项目(No.61071062) 宁波市自然科学基金资助项目(No.2011A610109); 文摘 MCML电路由于具有高速低摆幅、抗干扰能力强、在高频下比传统CMOS电路功耗更低等优点,越来越受到广泛关注.通过分析二值MCML电路的设计方法,引入与参考电压进行比较的思路,设计了一种结构简单的新型高性能三值D型触发器.采用TSMC 180nm工艺,使用HSPICE进行模拟.结果表明,所设计的触发器不仅具有正确的逻辑功能,工作频率达到10GHz,平均D-Q延时和PDP也比传统CMOS三值触发器有明显降低,且随着工作频率的上升,PDP不断下降,适合于高速和高工作频率的应用.; 关键词多值逻辑触发器 MCML VLSI 低功耗高速集成电路; Keywords multi-valued logic flip-flop MCML VLSI low-power high-speed integrated circuits; 分类号 TN432 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	低功耗双边沿触发器的逻辑设计	吴训威韦健	《电子学报》 EI CAS CSCD 北大核心	1999	17	在线阅读下载PDF 职称材料
2	基于低功耗双边沿JK触发器的异步时序电路设计	赵敏笑余红娟陈偕雄	《浙江大学学报（理学版）》 CAS CSCD 北大核心	2005	8	在线阅读下载PDF 职称材料
3	新型电流型CMOS四值边沿触发器设计	杭国强应时彦	《浙江大学学报（工学版）》 EI CAS CSCD 北大核心	2009	10	在线阅读下载PDF 职称材料
4	四值绝热动态D触发器开关级设计	汪鹏君高虹	《深圳大学学报（理工版）》 EI CAS 北大核心	2011	3	在线阅读下载PDF 职称材料
5	时钟低摆幅三值双边沿低功耗触发器的设计	曾小旁汪鹏君	《华东理工大学学报（自然科学版）》 CAS CSCD 北大核心	2010	4	在线阅读下载PDF 职称材料
6	用于混合信号集成电路的低噪声电流型触发器	杭国强徐月华	《浙江大学学报（工学版）》 EI CAS CSCD 北大核心	2007	1	在线阅读下载PDF 职称材料
7	采用二相功率时钟的能量恢复型CMOS触发器设计	应子林杭国强	《浙江大学学报（工学版）》 EI CAS CSCD 北大核心	2005	3	在线阅读下载PDF 职称材料
8	双边沿移位寄存器的设计原理及其应用	朱挺吴训威	《浙江大学学报（理学版）》 CAS CSCD	2004	3	在线阅读下载PDF 职称材料
9	基于MCML的高性能三值D型触发器的设计	赵祥红沈继忠	《浙江大学学报（理学版）》 CAS CSCD	2013	0	在线阅读下载PDF 职称材料