期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
基于LZ4算法的实时压缩处理器的设计
1
作者 赵瑜婕 李杰 +2 位作者 张德彪 冯凯强 张春兴 《火炮发射与控制学报》 北大核心 2025年第3期76-81,共6页
目前,由于导弹系统的不断发展,导致飞行过程中所要记录的数据越来越多,为满足弹载记录仪的数据存储要求,现针对弹载记录仪的数据压缩展开研究。通过对LZ4压缩算法的数据帧格式以及匹配方式进行改进,再利用FPGA并行处理数据的特点设计并... 目前,由于导弹系统的不断发展,导致飞行过程中所要记录的数据越来越多,为满足弹载记录仪的数据存储要求,现针对弹载记录仪的数据压缩展开研究。通过对LZ4压缩算法的数据帧格式以及匹配方式进行改进,再利用FPGA并行处理数据的特点设计并行化实时压缩处理器。该压缩处理器在FPGA上搭建,无需额外的数据缓存芯片,保证弹载记录仪轻量化的需求。实验结果表明,该处理器接收、处理数据位宽为8 bit,在200 MHz的工作频率下,能够实现1.60 Gbit/s的数据吞吐量,平均压缩比达到了1.82,可以有效实现弹载记录仪的实时压缩,为导弹后续的评估、分析和改进提供可靠的保障。 展开更多
关键词 弹载记录仪 FPGA lz4压缩算法 并行化实时压缩
在线阅读 下载PDF
一种高性能低复杂度的基于串匹配的屏幕图像无损压缩算法 被引量:8
2
作者 林涛 蔡文婷 +2 位作者 陈先义 周开伦 王淑慧 《电子与信息学报》 EI CSCD 北大核心 2017年第2期351-359,共9页
传统无损压缩算法对屏幕图像的压缩效果不佳。该文根据典型屏幕图像的特性,以LZ4HC(LZ4 High Compression)算法为具体实现基础,提出一种基于串匹配的高性能低复杂度(String Matching with High Performance and Low Complexity,SMHPLC)... 传统无损压缩算法对屏幕图像的压缩效果不佳。该文根据典型屏幕图像的特性,以LZ4HC(LZ4 High Compression)算法为具体实现基础,提出一种基于串匹配的高性能低复杂度(String Matching with High Performance and Low Complexity,SMHPLC)的屏幕图像无损压缩算法。相对于传统字典编码无损压缩算法,新算法提出了以像素为搜索和匹配单位,对未匹配串长度、匹配串长度以及匹配偏移量这3个编码参数进行联合优化编码,并对参数进行映射编码。实验结果表明,SMHPLC具有高性能和低复杂度的综合优势,大幅降低编码复杂度,提高了编码效率。使用移动的文字和图形类的AVS2通用测试序列作为测试对象,对于YUV和RGB两种格式,SMHPLC算法比LZ4HC总体节省码率分别为22.4%,21.2%,同时编码复杂度降低分别为35.5%,46.8%。 展开更多
关键词 无损压缩算法 屏幕图像编码 字典编码 lz4 HIGH Compression(lz4HC)
在线阅读 下载PDF
一种基于FPGA加速的高性能数据解压方法 被引量:8
3
作者 刘谱光 魏子令 +1 位作者 黄成龙 陈曙晖 《计算机学报》 EI CAS CSCD 北大核心 2023年第12期2687-2704,共18页
在数据库、深度学习、高效存储等数据读取性能敏感的应用场景中,数据解压性能对上层应用的服务质量有着重要影响.LZ4无损数据压缩算法具备高速解压特性,因此被广泛应用在高速解压场景中,但其运行需要消耗大量CPU资源.为减少LZ4数据解压... 在数据库、深度学习、高效存储等数据读取性能敏感的应用场景中,数据解压性能对上层应用的服务质量有着重要影响.LZ4无损数据压缩算法具备高速解压特性,因此被广泛应用在高速解压场景中,但其运行需要消耗大量CPU资源.为减少LZ4数据解压开销,学界和业界提出了基于FPGA的LZ4数据解压加速方法.但现有方法大多采用逐字节顺序处理的计算模式,导致并行度和吞吐率存在较大不足.因此,设计实现高性能LZ4数据解压加速方法成为当前研究亟需解决的关键问题.以LZ4解压的高性能加速为目标,本文研究从多层次对LZ4解压进行并行加速设计,提出了一种基于FPGA加速的高性能LZ4数据解压方法.首先,本方法研究对LZ4序列解析过程进行并行化改进,设计实现了一个基于多字段并行解析方法的并行化序列解析器,将吞吐率从每周期单字节扩展到每周期多字节.此外,本方法对序列解析器中的高时延长度字段解析逻辑进行优化改进,设计了基于二分法的最大匹配长度快速解析方法,显著减小序列解析器的关键路径时延,使得改进后的设计时钟频率比改进前提高了约21%.其次,基于并行化序列解析器,本方法设计实现了一个高性能数据解压引擎.该引擎将序列解析与数据还原过程进行解耦设计,对解压输出数据通路进行扩展,解决了解压过程中输入输出吞吐率不匹配的问题.最后,为进一步提高吞吐率性能,本方法提出了可扩展多引擎数据解压加速器设计,并实现了一个基于CPU-FPGA架构的异构端到端数据解压加速系统原型.实验分析表明,本方法提出的数据解压引擎的每周期吞吐量是现有研究的4.1~6.8倍.该引擎实现了约1.7 GB/s的解压吞吐率,达到现有研究的2.6~6.6倍.系统原型的端到端测试和资源使用评估结果表明,本方法提出的数据解压加速系统在吞吐率和资源使用方面具备良好的可扩展性.在功耗效率方面,集成8引擎的解压加速系统原型的功效比是软件加速方法的1.6倍以上. 展开更多
关键词 数据解压加速 并行化设计 现场可编程门阵列(FPGA) lz4算法
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部