期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到304篇文章
< 1 2 … 16 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于龙芯LIO接口的FPGA在线升级IP核设计
1
作者 李森 吴昌昊 张春华 《兵工自动化》 北大核心 2025年第11期47-51,共5页
针对“龙芯处理器+FPGA”的硬件设计架构中,现场可编程门阵列(field programmable gate array,FPGA)在线升级需求,设计一款可以通过LIO接口实现FPGA程序在线升级的IP核。设计LIO接口从机模块实现LIO接口读写操作的转换;设计在线升级操... 针对“龙芯处理器+FPGA”的硬件设计架构中,现场可编程门阵列(field programmable gate array,FPGA)在线升级需求,设计一款可以通过LIO接口实现FPGA程序在线升级的IP核。设计LIO接口从机模块实现LIO接口读写操作的转换;设计在线升级操作指令与协议处理模块,使IP核通过简单接口可以实现复杂数据的处理;设计状态信息控制模块,使龙芯处理器通过查询相应寄存器,实现对IP核的有效读写操作;并将设计完成的在线升级IP核放在国微型号为SMQ7K325TFFG900的FPGA上进行实际验证。结果表明:该IP核可以完成FPGA程序在线升级,且性能稳定。 展开更多
关键词 Local Bus接口 FPGA 在线升级 ip核
在线阅读 下载PDF
基于国产FPGA与SM4算法的总线通信加解密IP核设计
2
作者 李森 袁强 唐建 《兵工自动化》 北大核心 2025年第7期11-15,58,共6页
针对某终端设备之间总线通信的加密需求以及加密硬件程序便捷移植开发的需求,设计基于SM4加解密算法的IP核。采用轻量级单轮循环迭代结构,在满足吞吐率要求下降低对FPGA逻辑资源的消耗,其中查找表(look-up table,LUT)的消耗为2447个,触... 针对某终端设备之间总线通信的加密需求以及加密硬件程序便捷移植开发的需求,设计基于SM4加解密算法的IP核。采用轻量级单轮循环迭代结构,在满足吞吐率要求下降低对FPGA逻辑资源的消耗,其中查找表(look-up table,LUT)的消耗为2447个,触发器(flip-flop,FF)的消耗为2914个;采用加密、解密独立运行的方式使通信过程中的加密运算与解密运算可同时进行互不干扰;使用Vivado2022.2对IP核进行封装;采用一种“线性变换参数可控”的机制,使加密安全性由单一的密钥作为保证变为“密钥+线性变换参数”的双重保证,提高加密的安全性。测试结果表明:在满足吞吐率要求的条件下,该IP核可应用于UART(485/422/232)、CAN、1553B等总线的数据加密,且性能稳定。 展开更多
关键词 FPGA SM4算法 ip核 线性变换参数可控
在线阅读 下载PDF
基于IP核的智能化电器SOC设计与实现 被引量：9
3
作者 张桂青 冯涛 +3 位作者 王建华 张杭 耿英三 郑士泉 《电工技术学报》 EI CSCD 北大核心 2003年第2期27-30,共4页
提出了基于IP核的智能化电器系统芯片设计方法。在综合分析智能化电器内容的基础上 ,自行设计了构成微机保护芯片的数据采集、数据处理、保护算法、数据和任务调度等一系列模块。并将其组合实现了完成线路保护的系统芯片设计。通过在FPG... 提出了基于IP核的智能化电器系统芯片设计方法。在综合分析智能化电器内容的基础上 ,自行设计了构成微机保护芯片的数据采集、数据处理、保护算法、数据和任务调度等一系列模块。并将其组合实现了完成线路保护的系统芯片设计。通过在FPGA上的硬件仿真和对实际构成的保护单元的实际测试 ,验证了芯片设计的正确性。在现有设计基础上通过IP复用 ,只需改变保护算法模块和重新设置数据与任务调度模块就能设计用于其他电力设备保护的芯片。该芯片和微处理器结合构成了当今比较理想的智能化电器设计硬件平台。 展开更多
关键词 智能化电器 ip核 SOC 设计 系统芯片
在线阅读 下载PDF
基于千兆以太网高速数据记录器传输接口IP核设计 被引量：14
4
作者 甄国涌 王琦 +1 位作者 焦新泉 储成群 《仪表技术与传感器》 CSCD 北大核心 2019年第10期39-44,共6页
为了提高数据记录器的传输速度,提出采用千兆以太网进行数据通信。基于FPGA的以太网数据传输是目前应用较为广泛的一种传输手段,但大多数支持千兆以太网的物理芯片并未集成传输协议栈以及接口转换模块,导致其无法直接进行数据传输,针对... 为了提高数据记录器的传输速度,提出采用千兆以太网进行数据通信。基于FPGA的以太网数据传输是目前应用较为广泛的一种传输手段,但大多数支持千兆以太网的物理芯片并未集成传输协议栈以及接口转换模块,导致其无法直接进行数据传输,针对这一问题,提出利用程序进行IP核设计的解决方案,将以太网MAC层接口以及通信协议报头封装为可根据实际需求对UDP/IP协议栈进行调整的可配置IP核。首先分模块进行流程介绍,之后对其进行封装设计,最后进行结果验证,经验证此IP核速度可达到950Mbit/s,性能较佳。 展开更多
关键词 以太网 数据传输 UDP/ip协议 ip核 MAC层 媒体独立接口
在线阅读 下载PDF
一种基于IP核通信系统中滑动相关捕获算法的FPGA实现 被引量：11
5
作者 贺刚 柏鹏 +2 位作者 彭卫东 王明芳 高生强 《江西师范大学学报（自然科学版）》 CAS 北大核心 2011年第2期151-154,共4页
结合SCCPM(串行级联连续相位调制)调制解调系统设计,提出了一种基于FPGA内部硬IP核实现通信中捕获的滑动相关算法的设计方案.通过软件仿真验证了该方案的正确性和可行性,提高了设计效率,大量节约了芯片的可编程逻辑资源.
关键词 ip核 FPGA 多路并行捕获 标准硬件描述语言
在线阅读 下载PDF
基于ASIC技术的1553B IP核的设计 被引量：10
6
作者 周莉 安军社 +2 位作者 谢彦 李宪强 曹松 《空间科学学报》 CAS CSCD 北大核心 2014年第1期127-136,共10页
针对卫星轻小型化的应用需求和现有1553B总线接口设计存在缺陷的问题,提出一种面向航天器综合电子的1553B总线协议ASIC芯片设计方案,并介绍了自主研发的1553B协议IP核设计.1553B IP核采用自顶向下的设计方法,使用Verilog硬件设计语言进... 针对卫星轻小型化的应用需求和现有1553B总线接口设计存在缺陷的问题,提出一种面向航天器综合电子的1553B总线协议ASIC芯片设计方案,并介绍了自主研发的1553B协议IP核设计.1553B IP核采用自顶向下的设计方法,使用Verilog硬件设计语言进行编程,实现了1553B总线中的总线控制器BC和远程终端RT功能.分别从1553B IP核总体框架、BC/RT共享模块、BC功能模块和RT功能模块详细介绍了IP核的设计.1553B IP核设计完成模块仿真验证、ASIC芯片系统仿真验证和FPGA验证,通过DDC的1553B板卡对设计进行验证,误码率小于10^(-9).实验结果表明,本IP核设计具有可靠性高、可移植性强、资源占用少、实时性好的特点. 展开更多
关键词 MIL-STD-1553B总线 ip核 ASIC芯片 综合电子 卫星数据管理系统
在线阅读 下载PDF
用于阵列天线连续跟踪的步进电机控制器IP核设计 被引量：7
7
作者 周磊 刘庆想 +5 位作者 李相强 王邦继 余义 张健穹 张艳荣 李寒冰 《强激光与粒子束》 EI CAS CSCD 北大核心 2011年第11期3099-3102,共4页
采用VHDL语言设计了一种基于现场可编程门阵列(FPGA)的步进电机控制器IP核,并在QuartusⅡ软件中进行了编译和仿真。该控制器采用了控制参数在线计算模块,使得阵列中每台步进电机都可以根据对应单元的相移量推算出各自的升降频曲线及脉... 采用VHDL语言设计了一种基于现场可编程门阵列(FPGA)的步进电机控制器IP核,并在QuartusⅡ软件中进行了编译和仿真。该控制器采用了控制参数在线计算模块,使得阵列中每台步进电机都可以根据对应单元的相移量推算出各自的升降频曲线及脉冲发送时刻,从而保证阵列中各个电机的转动角度保持一定的关系,同时能有效地降低步进电机失步的风险。该控制器采用编码器反馈信息处理模块,对步进电机失步进行判断和校正。编译结果显示:通过合理设定数据位宽、重复利用乘法器、合理利用相邻脉冲发送间隔,控制器可以有效降低进行实时参数计算时的硬件资源使用量。测试结果表明,该控制器可以实现阵列天线波束连续跟踪。 展开更多
关键词 步进电机 控制器ip核 连续跟踪 阵列天线
在线阅读 下载PDF
面向IP核测试复用的测试环设计 被引量：8
8
作者 陆思安 严晓浪 +2 位作者 李浩亮 沈海斌 何乐年 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2004年第1期93-97,共5页
提出了一种改进的测试环单元设计.它在传统的P1500测试环单元基础上添加一个多路器,实现了对测试环单元的功能数据路径测试,并解决了测试环扫描链在扫描移位过程中的安全移位问题,同时还可以降低扫描移位过程中产生的动态测试功耗;在分... 提出了一种改进的测试环单元设计.它在传统的P1500测试环单元基础上添加一个多路器,实现了对测试环单元的功能数据路径测试,并解决了测试环扫描链在扫描移位过程中的安全移位问题,同时还可以降低扫描移位过程中产生的动态测试功耗;在分析了两种典型测试环P1500测试环以及飞利浦TestShell测试环的基础上,提出了一种三态测试环结构.该结构允许共用同一条测试总线的不同IP核直接连接到测试总线上. 展开更多
关键词 ip核测试复用 设计 改进测试环单元 三态测试环 系统芯片 半导体制造技术
在线阅读 下载PDF
基于IP核的多接口LCD控制器的设计及实现 被引量：8
9
作者 陈东成 胡敬营 +1 位作者 吕卫国 曾范昌 《液晶与显示》 CAS CSCD 北大核心 2017年第2期117-123,共7页
为解决多输入格式视频在同一LCD上显示的问题,设计了一种基于IP核的支持多种视频输入接口的LCD控制器。采用IP核产品搭建系统的框架,系统核心控制CPU采用了Xilinx的MicroBlaze软核,以控制各IP核的初始化以及工作方式,系统对外通信通过... 为解决多输入格式视频在同一LCD上显示的问题,设计了一种基于IP核的支持多种视频输入接口的LCD控制器。采用IP核产品搭建系统的框架,系统核心控制CPU采用了Xilinx的MicroBlaze软核,以控制各IP核的初始化以及工作方式,系统对外通信通过串口实现;通过Xilinx的集成逻辑分析仪IP核ILA在线采集输入、中间以及输出数据,验证系统的可行性及数据处理的正确性。最终的实验结果表明,本文设计的基于IP核的多接口LCD控制器能够驱动LCD原屏,并且能够支持多种接口的视频输入,显示画面稳定,满足作为PC输出设备及其他接口视频监视设备的要求。 展开更多
关键词 FPGA 视频接口 LCD控制器 ip核 ILA
在线阅读 下载PDF
基于IP核复用技术的SoC设计 被引量：12
10
作者 金湘亮 陈杰 +1 位作者 郭晓旭 仇玉林 《半导体技术》 CAS CSCD 北大核心 2002年第4期16-21,共6页
摘要:概述了国内外IP产业的发展情况,论述了我国发展IP核复用技术SoC设计的可能性和必要性,IP核种类。
关键词 集成电路 ip核 SOC 复用技术 知识产权设计模块 IC 发展状况 中国 ip产业 电子信息产业
在线阅读 下载PDF
采用SOPC IP核技术实现液晶屏显示 被引量：11
11
作者 刘敏 戴曙光 穆平安 《液晶与显示》 CAS CSCD 北大核心 2011年第5期665-672,共8页
设计了ST7920系列12864液晶显示模组符合Avalon MM接口规范的IP核,建立了基于NiosⅡ的SOPC系统,实现了液晶屏的图形与字符显示。按照开发流程详细介绍了系统设计步骤与关键技术,其中LCD12864IP核的硬件设计部分采用Verilog HDL编写并遵... 设计了ST7920系列12864液晶显示模组符合Avalon MM接口规范的IP核,建立了基于NiosⅡ的SOPC系统,实现了液晶屏的图形与字符显示。按照开发流程详细介绍了系统设计步骤与关键技术,其中LCD12864IP核的硬件设计部分采用Verilog HDL编写并遵循Altera所建议的Avalon信号类型最新命名规则,LCD12864IP核的软件设计部分给出了详细的C语言驱动代码与程序说明,并给出了图形显示的应用程序范例。对所设计的SOPC系统进行了实验验证,得到了理想的效果。 展开更多
关键词 NiosⅡ LCD12864 ST7920 SOPC ip核
在线阅读 下载PDF
平板显示系统分形扫描模型的IP核实现 被引量：8
12
作者 陈章进 徐美华 冉峰 《电子学报》 EI CAS CSCD 北大核心 2008年第5期880-885,共6页
本文论述了最优扫描结构的分形理论模型到通用逻辑算法的推导、分形扫描方法在平板显示灰度控制中的关键技术研究及IP核构造.根据建立的平板显示器(FPD,Flat Panel Display)分形扫描核心模块架构,导出相应的n位分形扫描的递推结构及硬... 本文论述了最优扫描结构的分形理论模型到通用逻辑算法的推导、分形扫描方法在平板显示灰度控制中的关键技术研究及IP核构造.根据建立的平板显示器(FPD,Flat Panel Display)分形扫描核心模块架构,导出相应的n位分形扫描的递推结构及硬件逻辑实现模型,然后研究每个扫描时间对应的子空间码和位码序列的生成及逻辑实现,其中采用格雷编码定位器优化策略生成子空间码序列,可简化硬件逻辑、提高系统的抗干扰能力.在此基础上设计了适合各种灰度等级的、具有自主知识产权的分形扫描软核,仿真结果证明所设计的IP核达到预期目标,可嵌入于FPD扫描控制器中,有效提高了灰度扫描的利用率和和FPD画面质量,更重要的是使具有自主知识产权的平板显示器分形扫描方法得以工程实现. 展开更多
关键词 平板显示 最优扫描结构 分形ip核 子空间码 位码 灰度等级
在线阅读 下载PDF
基于IP核的锐截止中频采样滤波器优化设计 被引量：9
13
作者 范红旗 翟庆林 王胜 《电子测量与仪器学报》 CSCD 2008年第1期99-103,共5页
中频采样是数字正交鉴相系统中的一项关键技术,具有锐截止特性的中频采样滤波器可以改善鉴相系统的性能。针对低通滤波法鉴相系统中的滤波器设计,提出了一种锐截止中频采样滤波器设计的有效方法,使所需的运算量及存储量大幅度缩减。最后... 中频采样是数字正交鉴相系统中的一项关键技术,具有锐截止特性的中频采样滤波器可以改善鉴相系统的性能。针对低通滤波法鉴相系统中的滤波器设计,提出了一种锐截止中频采样滤波器设计的有效方法,使所需的运算量及存储量大幅度缩减。最后,提出了一种基于IP(Intelligent Property)核的中频采样滤波器的具体实现方案。 展开更多
关键词 正交鉴相 中频采样 锐截止 FIR ip核
在线阅读 下载PDF
基于关键IP核加固的片上网络容错机制 被引量：7
14
作者 欧阳一鸣 张俊威 +1 位作者 梁华国 谢涛 《电子测量与仪器学报》 CSCD 2011年第10期879-886,共8页
片上网络中的路由器故障将导致与其相连的IP核不能通信,严重影响了片上网络的性能。因此提出一种基于片上网络2D-mesh结构的容错机制,通过将关键IP核的资源网络接口与相邻节点的资源网络接口相连进行IP核的加固,在每个路由器的各个端口... 片上网络中的路由器故障将导致与其相连的IP核不能通信,严重影响了片上网络的性能。因此提出一种基于片上网络2D-mesh结构的容错机制,通过将关键IP核的资源网络接口与相邻节点的资源网络接口相连进行IP核的加固,在每个路由器的各个端口中配置邻居节点状态寄存器标示邻居节点的好坏,在路由计算时通过检查寄存器绕过故障路由器,同时采用拥塞机制以提高片上网络的通信效率。本文使用QuartusII软件对本文的硬件设计进行验证,使用OPNET网络仿真软件进行容错机制的验证,实验结果表明本文提出的容错机制在增加了仅2.9%的硬件开销之后可以实现关键IP核的加固,同时相比文献提出的路由算法具有较明显的优势。 展开更多
关键词 片上网络 容错 关键ip核
在线阅读 下载PDF
基于SOPC的LCD控制器IP核的设计与实现 被引量：8
15
作者 王刚 肖铁军 时建雷 《计算机工程与设计》 CSCD 北大核心 2009年第6期1404-1406,1431,共4页
介绍了一种针对LCD控制器IP核的设计方法该方法以Altera的软核处理器Nios Ⅱ为核心,通过对Avalon主端口的使用成功实现了对帧缓存读操作的硬件加速,并且本IP核以参数化概念设计,大大提高了控制器的可复用性。设计生成的LCD控制器IP核可... 介绍了一种针对LCD控制器IP核的设计方法该方法以Altera的软核处理器Nios Ⅱ为核心,通过对Avalon主端口的使用成功实现了对帧缓存读操作的硬件加速,并且本IP核以参数化概念设计,大大提高了控制器的可复用性。设计生成的LCD控制器IP核可以非常容易地添加到SOPC系统中,简化了底层编程人员对LCD屏的操作。实验结果表明,该设计具有较强的实用性和通用性。 展开更多
关键词 可编程片上系统 LCD控制器 ip核 Avalon主端口 参数化
在线阅读 下载PDF
USB3.0设备控制器IP核OUT端点测试平台的研究与实现 被引量：10
16
作者 吴从中 彭乐 +1 位作者 王亚君 尹夕振 《电子测量与仪器学报》 CSCD 2012年第7期646-651,共6页
从一款自主研发的USB3.0设备控制器IP核出发,完成USB3.0设备控制器IP核OUT端点模块3种传输模式(批量传输、中断传输和等时传输)的功能验证。通过Verilog语言搭建一个完整的OUT端点测试平台,测试平台包括USB3.0设备控制器IP核、主机模块... 从一款自主研发的USB3.0设备控制器IP核出发,完成USB3.0设备控制器IP核OUT端点模块3种传输模式(批量传输、中断传输和等时传输)的功能验证。通过Verilog语言搭建一个完整的OUT端点测试平台,测试平台包括USB3.0设备控制器IP核、主机模块(包参数产生模块、包产生模块、链路命令产生模块、包检测模块及链路命令检测模块)和应用核模块。实验测试结果与USB3.0 OUT端点3种传输模式的协议规范完全符合。该平台能够对USB3.0设备控制器IP核OUT端点的3种传输方式进行全方位的功能验证。 展开更多
关键词 USB3.0设备控制器 ip核 OUT端点 测试平台 功能验证
在线阅读 下载PDF
基于IP核的SpaceWire-PCI通信卡设计 被引量：10
17
作者 乔立岩 陈利彬 彭喜元 《电子测量与仪器学报》 CSCD 2010年第10期918-923,共6页
作为一种面向航天应用的通信技术,SpaceWire具有广阔的应用前景。以IP核技术为基础,设计实现了以PCI总线为集成平台的两通道SpaceWire接口通信卡。在对板卡硬件组成进行综述的基础上,详细描述了PCI接口IP核、SpaceWire节点IP核以及驱动... 作为一种面向航天应用的通信技术,SpaceWire具有广阔的应用前景。以IP核技术为基础,设计实现了以PCI总线为集成平台的两通道SpaceWire接口通信卡。在对板卡硬件组成进行综述的基础上,详细描述了PCI接口IP核、SpaceWire节点IP核以及驱动程序的设计方法,最后通过软件定时方法对本板卡的转换效率进行了测试。本文设计的通信卡具有尺寸小、布线简单、成本低、功耗低等特点,可以满足航天测控领域需求。 展开更多
关键词 PCI总线 SPACEWIRE ip核
在线阅读 下载PDF
可复用SVPWM IP核的设计与实现 被引量：5
18
作者 颜景斌 周永勤 +1 位作者 于长胜 杨贵杰 《电机与控制学报》 EI CSCD 北大核心 2006年第6期605-608,617,共5页
为了提高全数字交流伺服系统中各个功能模块的可复用性,缩短开发周期,分析了可复用IP核的设计方法与准则,依据电压空间矢量脉宽调制原理,采用自顶向下的设计方法,给出了系数整定、扇区判断、时间计算与分配、数据锁存以及PWM生成等模块... 为了提高全数字交流伺服系统中各个功能模块的可复用性,缩短开发周期,分析了可复用IP核的设计方法与准则,依据电压空间矢量脉宽调制原理,采用自顶向下的设计方法,给出了系数整定、扇区判断、时间计算与分配、数据锁存以及PWM生成等模块的设计方法,实现了一种采用FPGA和可复用知识产权核(IP Core)相结合的全数字化速度伺服系统。仿真结果表明,该系统能够在8μs内完成矢量控制算法,其电流环、速度环的采样频率可达到20kHz以上,具有响应快速,调速范围宽等优点,此IP核功能正确,可以作为一个独立的模块嵌入到全数字交流伺服系统中。 展开更多
关键词 空间矢量脉宽调制 可复用ip核 FPGA
在线阅读 下载PDF
数字干涉图实时相位提取PSM-IP核的FPGA实现 被引量：7
19
作者 马峻 毛露露 +3 位作者 陈宏 陈寿宏 郭玲 徐翠锋 《电子测量与仪器学报》 CSCD 北大核心 2019年第12期71-79,共9页
针对现有数字干涉图相位提取技术多依赖计算机操作系统,不能满足高速信号处理的现状,提出了在FPGA上基于相移法(PSM)设计并实现PSM-IP核提取相位。PSM-IP核包括数字干涉图输入缓存模块、干涉图相移运算模块、干涉图反正切函数运算模块... 针对现有数字干涉图相位提取技术多依赖计算机操作系统,不能满足高速信号处理的现状,提出了在FPGA上基于相移法(PSM)设计并实现PSM-IP核提取相位。PSM-IP核包括数字干涉图输入缓存模块、干涉图相移运算模块、干涉图反正切函数运算模块和相位信息输出模块等。在数字干涉图反正切函数运算模块中对坐标旋转数字计算机(CORDIC)算法进行了优化,并实现了流水线结构的反正切运算,从而可完成数字干涉图的实时相位提取。通过对计算机仿真图、云纹干涉仪实测干涉图和光栅投影条纹图测试,结果表明,利用PSM-IP核提取256×256 pixels数字干涉图的相位,均方根误差在1‰量级,运行时间小于1.4 ms,在保证精度的同时有效地缩短了相位提取时间,验证了利用PSM-IP核进行实时相位提取的有效性。 展开更多
关键词 数字干涉图 相移法 CORDIC算法 相位提取 ip核
在线阅读 下载PDF
JPEG图像压缩算法的IP核设计 被引量：6
20
作者 王镇道 陈迪平 文康益 《计算机应用》 CSCD 北大核心 2005年第5期1076-1077,1080,共3页
以基于矩阵分解的二维DCT算法为基础,设计了JPEG图像压缩算法的IP核,并用Verilog HDL语言对各模块和整个IP核进行了RTL级描述和仿真,实验结果验证了设计的正确性。
关键词 JPEG 2D—DCT ip核 图像压缩
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 16 下一页 到第 页
关于我们 | 版权声明 | 联系我们 | 帮助中心| 意见反馈
主办单位：上海市教育委员会
技术支持：重庆维普资讯有限公司
渝公网安备 50019002500403号
使用帮助 返回顶部