期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
3
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于Goldschmidt算法的高性能双精度浮点除法器设计
被引量：
3
1
作者
何婷婷
彭元喜
雷元武
《计算机应用》
CSCD
北大核心
2015年第7期1854-1857,1887,共5页
针对双精度浮点除法通常运算过程复杂、延时较大这一问题,提出一种基于Goldschmidt算法设计支持IEEE-754标准的高性能双精度浮点除法器方法。首先,分析Goldschmidt算法运算除法的过程以及迭代运算产生的误差;然后,提出了控制误差的方法...
针对双精度浮点除法通常运算过程复杂、延时较大这一问题,提出一种基于Goldschmidt算法设计支持IEEE-754标准的高性能双精度浮点除法器方法。首先,分析Goldschmidt算法运算除法的过程以及迭代运算产生的误差;然后,提出了控制误差的方法;其次,采用了较节约面积的双查找表法确定迭代初值,迭代单元采用并行乘法器结构以提高迭代速度;最后,合理划分流水站,控制迭代过程使浮点除法可以流水执行,从而进一步提高除法器运算速率。实验结果表明,在40 nm工艺下,双精度浮点除法器采用14位迭代初值流水结构,其综合cell面积为84 902.261 8μm2,运行频率可达2.2 GHz;相比采用8位迭代初值流水结构运算速度提高了32.73%,面积增加了5.05%;计算一条双精度浮点除法的延迟为12个时钟周期,流水执行时,单条除法平均延迟为3个时钟周期,与其他处理器中基于SRT算法实现的双精度浮点除法器相比,数据吞吐率提高了3~7倍;与其他处理器中基于Goldschmidt算法实现的双精度浮点除法器相比,数据吞吐率提高了2~3倍。
展开更多
关键词
浮点除法器
goldschmidt
算法
倒数查找表
高性能除法器
数字信号处理
在线阅读
下载PDF
职称材料
机载 RISC FPU 中基本算术运算算法研究与实现
2
作者
王迎春
高德远
+1 位作者
经彤
樊晓桠
《西北工业大学学报》
EI
CAS
CSCD
北大核心
2000年第2期293-297,共5页
根据实际科研工作的需要 ,进行浮点部件 NRS FPU中基本算术运算算法的研究与实现。对完成指数和尾数加减的回绕进位加法器算法进行了详细的分析。同时 ,对尾数乘运算的改进BOOTH算法进行改造 ,改进了 BOOTH的译码表 ,在 BOOTH译码过程...
根据实际科研工作的需要 ,进行浮点部件 NRS FPU中基本算术运算算法的研究与实现。对完成指数和尾数加减的回绕进位加法器算法进行了详细的分析。同时 ,对尾数乘运算的改进BOOTH算法进行改造 ,改进了 BOOTH的译码表 ,在 BOOTH译码过程中省掉了数据符号位的保存和参与 ,简化了乘运算实现的逻辑复杂度。最后 ,提出了新的扩展 GOLDSCHMIDT算法 ,有效减少 GOLDSCHMIDT算法的乘运算次数 ,提高了运算速度。另外 ,对浮点的加、减、乘。
展开更多
关键词
微处理器
浮眯部件
算术运算
在线阅读
下载PDF
职称材料
基于FPGA的新边缘指导插值算法硬件实现
被引量：
5
3
作者
吴世豪
罗小华
+1 位作者
张建炜
谈智涛
《浙江大学学报（工学版）》
EI
CAS
CSCD
北大核心
2018年第11期2226-2232,共7页
针对图像超分辨率算法中新边缘指导插值算法(NEDI)计算复杂度较高、软件计算时间较长的问题,提出基于Cholesky分解的可扩展NEDI算法硬件设计方案.采用Cholesky分解方法简化NEDI算法中复杂的矩阵求逆运算,采用Goldschmidt算法设计低延时...
针对图像超分辨率算法中新边缘指导插值算法(NEDI)计算复杂度较高、软件计算时间较长的问题,提出基于Cholesky分解的可扩展NEDI算法硬件设计方案.采用Cholesky分解方法简化NEDI算法中复杂的矩阵求逆运算,采用Goldschmidt算法设计低延时定点数除法器加速矩阵求逆运算,使用多周期计算方法隐藏数据相关性带来的数据等待时间并减少硬件资源使用.为了减少硬件资源的消耗,根据NEDI算法在不同大小窗口下核心计算部分的不变性,使用固定资源设计可扩展算法核心电路,采用可变资源设计扩展电路,在FPGA上实现该电路设计.实验结果表明,可扩展NEDI算法硬件的关键路径延时为7.007 ns,工作频率大于100 MHz.与使用PC端软件计算的结果相比,可扩展NEDI算法硬件电路计算结果的误差为0.1%,计算速度是使用PC端软件计算的51倍.
展开更多
关键词
图像超分辨率
边缘指导插值(NEDI)
CHOLESKY分解
goldschmidt
算法
低延时除法器
在线阅读
下载PDF
职称材料
题名
基于Goldschmidt算法的高性能双精度浮点除法器设计
被引量：
3
1
作者
何婷婷
彭元喜
雷元武
机构
国防科学技术大学计算机学院
出处
《计算机应用》
CSCD
北大核心
2015年第7期1854-1857,1887,共5页
基金
湖南省重点学科建设项目(434515000008)
航空科学基金资助项目(2013zc88003)
国家自然科学基金资助项目(61402499)
文摘
针对双精度浮点除法通常运算过程复杂、延时较大这一问题,提出一种基于Goldschmidt算法设计支持IEEE-754标准的高性能双精度浮点除法器方法。首先,分析Goldschmidt算法运算除法的过程以及迭代运算产生的误差;然后,提出了控制误差的方法;其次,采用了较节约面积的双查找表法确定迭代初值,迭代单元采用并行乘法器结构以提高迭代速度;最后,合理划分流水站,控制迭代过程使浮点除法可以流水执行,从而进一步提高除法器运算速率。实验结果表明,在40 nm工艺下,双精度浮点除法器采用14位迭代初值流水结构,其综合cell面积为84 902.261 8μm2,运行频率可达2.2 GHz;相比采用8位迭代初值流水结构运算速度提高了32.73%,面积增加了5.05%;计算一条双精度浮点除法的延迟为12个时钟周期,流水执行时,单条除法平均延迟为3个时钟周期,与其他处理器中基于SRT算法实现的双精度浮点除法器相比,数据吞吐率提高了3~7倍;与其他处理器中基于Goldschmidt算法实现的双精度浮点除法器相比,数据吞吐率提高了2~3倍。
关键词
浮点除法器
goldschmidt
算法
倒数查找表
高性能除法器
数字信号处理
Keywords
floating point divider
goldschmidt
＇s
algorithm
bipartite reciprocal table
high-performance divider
Digital Signal Processing （DSP）
分类号
TP301.6 [自动化与计算机技术—计算机系统结构]
TP342.2 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
机载 RISC FPU 中基本算术运算算法研究与实现
2
作者
王迎春
高德远
经彤
樊晓桠
机构
西北工业大学计算机科学与工程系
出处
《西北工业大学学报》
EI
CAS
CSCD
北大核心
2000年第2期293-297,共5页
基金
航空科学基金资助! ( 97F53 13 3)
文摘
根据实际科研工作的需要 ,进行浮点部件 NRS FPU中基本算术运算算法的研究与实现。对完成指数和尾数加减的回绕进位加法器算法进行了详细的分析。同时 ,对尾数乘运算的改进BOOTH算法进行改造 ,改进了 BOOTH的译码表 ,在 BOOTH译码过程中省掉了数据符号位的保存和参与 ,简化了乘运算实现的逻辑复杂度。最后 ,提出了新的扩展 GOLDSCHMIDT算法 ,有效减少 GOLDSCHMIDT算法的乘运算次数 ,提高了运算速度。另外 ,对浮点的加、减、乘。
关键词
微处理器
浮眯部件
算术运算
Keywords
RISC, FPU, basic arithmetic operation,
goldschmidt algorithm
, scaling factor
分类号
TP301.6 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
基于FPGA的新边缘指导插值算法硬件实现
被引量：
5
3
作者
吴世豪
罗小华
张建炜
谈智涛
机构
浙江大学信息与电子工程学院
出处
《浙江大学学报（工学版）》
EI
CAS
CSCD
北大核心
2018年第11期2226-2232,共7页
基金
浙江省自然科学基金资助项目(LY15F040001)
文摘
针对图像超分辨率算法中新边缘指导插值算法(NEDI)计算复杂度较高、软件计算时间较长的问题,提出基于Cholesky分解的可扩展NEDI算法硬件设计方案.采用Cholesky分解方法简化NEDI算法中复杂的矩阵求逆运算,采用Goldschmidt算法设计低延时定点数除法器加速矩阵求逆运算,使用多周期计算方法隐藏数据相关性带来的数据等待时间并减少硬件资源使用.为了减少硬件资源的消耗,根据NEDI算法在不同大小窗口下核心计算部分的不变性,使用固定资源设计可扩展算法核心电路,采用可变资源设计扩展电路,在FPGA上实现该电路设计.实验结果表明,可扩展NEDI算法硬件的关键路径延时为7.007 ns,工作频率大于100 MHz.与使用PC端软件计算的结果相比,可扩展NEDI算法硬件电路计算结果的误差为0.1%,计算速度是使用PC端软件计算的51倍.
关键词
图像超分辨率
边缘指导插值(NEDI)
CHOLESKY分解
goldschmidt
算法
低延时除法器
Keywords
image super-resolution
new edge-directed interpolation(NEDI)
Cholesky decomposition
goldschmidt algorithm
low latency divider
分类号
TN47 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于Goldschmidt算法的高性能双精度浮点除法器设计
何婷婷
彭元喜
雷元武
《计算机应用》
CSCD
北大核心
2015
3
在线阅读
下载PDF
职称材料
2
机载 RISC FPU 中基本算术运算算法研究与实现
王迎春
高德远
经彤
樊晓桠
《西北工业大学学报》
EI
CAS
CSCD
北大核心
2000
0
在线阅读
下载PDF
职称材料
3
基于FPGA的新边缘指导插值算法硬件实现
吴世豪
罗小华
张建炜
谈智涛
《浙江大学学报（工学版）》
EI
CAS
CSCD
北大核心
2018
5
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
