期刊文献+
共找到107篇文章
< 1 2 6 >
每页显示 20 50 100
基于三维混沌系统的图像加密及FPGA实现
1
作者 闫少辉 姜嘉伟 崔宇 《计算机工程与科学》 北大核心 2025年第4期686-694,共9页
提出一种基于FPGA的混沌系统实现方法,并成功将其应用在图像加密任务。基于改进的Bao混沌系统,利用改进的欧拉算法对混沌系统进行离散化,使用Verilog语言进行硬件设计;通过寄存器传输级RTL电路及ModelSim时序仿真验证混沌系统在软件设... 提出一种基于FPGA的混沌系统实现方法,并成功将其应用在图像加密任务。基于改进的Bao混沌系统,利用改进的欧拉算法对混沌系统进行离散化,使用Verilog语言进行硬件设计;通过寄存器传输级RTL电路及ModelSim时序仿真验证混沌系统在软件设计层面的准确性。利用离散化的混沌序列在FPGA中对图像进行加密和相应密钥的解密,并通过VGA正确显示,验证了加密方案的可行性。在硬件层面成功实现混沌系统及图像加解密,为混沌加密技术在FPGA中的进一步应用奠定了基础。 展开更多
关键词 混沌系统 fpga实现 Verilog设计 图像加密
在线阅读 下载PDF
基于三维超混沌映射的图像加密及其FPGA实现 被引量:2
2
作者 黄丽莲 叶优欣 +3 位作者 马衍昊 李创 项建弘 窦铮 《实验技术与管理》 CAS 北大核心 2024年第4期15-24,共10页
随着信息技术的不断发展,确保信息安全已成为重要问题,而图像作为被广泛使用的多媒体工具,时常面临着泄露的风险,针对该问题提出一种基于三维超混沌映射的图像加密算法。该算法首先构造一个离散三维超混沌系统,此系统相较于传统的混沌... 随着信息技术的不断发展,确保信息安全已成为重要问题,而图像作为被广泛使用的多媒体工具,时常面临着泄露的风险,针对该问题提出一种基于三维超混沌映射的图像加密算法。该算法首先构造一个离散三维超混沌系统,此系统相较于传统的混沌系统拥有更好的混沌特性,所生成的序列具有更强的随机性。然后在此序列的基础上对图片进行置乱和扩散:在置乱阶段,通过混沌序列对原始图片的像素点进行索引排序,实现像素置乱;在扩散阶段,使用处理后的混沌序列对置乱图像的像素值进行分层异或,实现像素扩散。软件仿真和性能分析表明,该算法具有较高的安全性和较强的抗干扰能力,最后通过FPGA硬件平台完成图像加密。整个算法包括软件仿真和硬件实现两个部分,能够有效提升学生将理论和实践相结合的能力,增强学生对非线性理论的理解。 展开更多
关键词 超混沌映射 混沌序列 图像加密 fpga实现
在线阅读 下载PDF
轻量化卷积神经网络红外目标识别性能分析与FPGA实现 被引量:1
3
作者 王戈 李江勇 +2 位作者 杨德振 张子林 柴欣 《激光与红外》 CAS CSCD 北大核心 2024年第3期466-472,共7页
随着深度学习应用于计算机视觉,其数据量大、网络层结构复杂,在硬件部署中存在资源不足、延时高等成为关键问题,本文通过分析五种较有代表性轻量化网络的优缺点,提出一种将轻量化网络应用到红外目标检测领域的基于MobileNet的轻量化网... 随着深度学习应用于计算机视觉,其数据量大、网络层结构复杂,在硬件部署中存在资源不足、延时高等成为关键问题,本文通过分析五种较有代表性轻量化网络的优缺点,提出一种将轻量化网络应用到红外目标检测领域的基于MobileNet的轻量化网络改进,并以FPGA为硬件载体实现。该网络使用Tanh激活函数替代原有激活函数并简化网络层数,以适应红外目标的特征提取,针对深度学习目标检测算法在硬件实现方面存在的数据量大,资源占用大,运算延时高等问题,采用FPGA进行硬件实现。实验表明,在Xilinx Zynq 7020 XA开发板上,设定时钟频率100 MHz,输入图像大小为640×512,改进后的MobileNet在保证原相同精度情况下实现51ms每张图像。 展开更多
关键词 轻量化网络 MobileNet fpga实现 模型优化
在线阅读 下载PDF
LMS自适应滤波器FPGA实现的新方法 被引量:20
4
作者 刘雄飞 高金定 齐海兵 《压电与声光》 CSCD 北大核心 2007年第1期87-89,共3页
针对用数字信号处理器(DSP)实现的自适应滤波器处理速度低、抗干扰性差和编写底层HDL代码用现场可编程门阵列FPGA实现开发效率低的缺点,该文利用最新DSP Builder工具建立了基于最小均方误差(LMS)算法的8阶二进制频移键控(2FSK)信号去噪... 针对用数字信号处理器(DSP)实现的自适应滤波器处理速度低、抗干扰性差和编写底层HDL代码用现场可编程门阵列FPGA实现开发效率低的缺点,该文利用最新DSP Builder工具建立了基于最小均方误差(LMS)算法的8阶二进制频移键控(2FSK)信号去噪自适应滤波器的模型,在EPF10K100EQC208-1器件上设计出了处理速度为36.63 MHz的8阶自适应滤波器,其速度是通过编写底层VHDL代码设计的自适应滤波器7倍,是采用DSP通用处理器TMS320C54X设计的自适应滤波器的25倍。 展开更多
关键词 LMS算法 自适应滤波器 2FSK DSP BUILDER fpga实现
在线阅读 下载PDF
1.6Kb/s类MELP语音压缩编码器的FPGA实现 被引量:4
5
作者 郭立 王妙锋 +2 位作者 刘璐 郁理 李琳 《小型微型计算机系统》 CSCD 北大核心 2008年第8期1553-1556,共4页
基于"CPU软核+模块算法IP"的方法对一个1.6Kb/s类MELP语音压缩编码算法进行了实现,并将整个语音压缩编码器在FPGA上进行了整体验证,实验结果说明本文给出的语音压缩编码器的实现结构是可行的,能够满足语音压缩编码算法对实时... 基于"CPU软核+模块算法IP"的方法对一个1.6Kb/s类MELP语音压缩编码算法进行了实现,并将整个语音压缩编码器在FPGA上进行了整体验证,实验结果说明本文给出的语音压缩编码器的实现结构是可行的,能够满足语音压缩编码算法对实时性的要求,从而为下一阶段语音压缩编码器的芯片设计提供有力的可行性论据.同时,由于本文给出的语音压缩编码器的实现结构中的各模块算法IP对于许多语音压缩编码算法中都适用,因此该语音压缩编码器的实现结构对不同的语音压缩编码算法具有一定的通用性. 展开更多
关键词 语音压缩编码 MELP fpga实现 SOC
在线阅读 下载PDF
K=9卷积码的Viterbi译码算法及其FPGA实现 被引量:8
6
作者 胡爱群 庞康 苏杰 《应用科学学报》 CAS CSCD 1998年第2期149-156,共8页
探讨了CDMA数字移动通信中的差错控制问题,研究用约束度K=9的卷积编码和最大似然Viterbi译码的差错控制方案.在Viterbi译码算法中,提出了原位运算度量、保存路径转移过程和循环存取幸存路径等方法,能有效地减... 探讨了CDMA数字移动通信中的差错控制问题,研究用约束度K=9的卷积编码和最大似然Viterbi译码的差错控制方案.在Viterbi译码算法中,提出了原位运算度量、保存路径转移过程和循环存取幸存路径等方法,能有效地减少存储量、降低功耗,使得K=9的Viterbi译码算法可在以单片XC4010FPGA为主的器件上实现,其性能指标符合CD-MA数字移动通信IS95标准要求.文中给出了实测的算法性能,讨论了FPGA具体实现问题. 展开更多
关键词 数字移动通信 Viterbi译译 fpga实现 卷积码
在线阅读 下载PDF
雷达信号脉内调制识别及其FPGA实现 被引量:7
7
作者 司伟建 刘海朝 郝鑫 《弹箭与制导学报》 CSCD 北大核心 2012年第6期147-150,158,共5页
为了解决雷达信号脉内调制方式的自动识别问题,提出了一种简单实用的调制类型识别方法。通过对比不同脉内调制信号的特性,运用3dB带宽测量,时域累加,时频变换的方法,能够快捷的识别出常规雷达信号、BPSK信号、QPSK信号、FSK信号、LFM信... 为了解决雷达信号脉内调制方式的自动识别问题,提出了一种简单实用的调制类型识别方法。通过对比不同脉内调制信号的特性,运用3dB带宽测量,时域累加,时频变换的方法,能够快捷的识别出常规雷达信号、BPSK信号、QPSK信号、FSK信号、LFM信号、NLFM信号六种不同雷达信号。仿真结果表明,该方法具有较高的识别概率。并且通过FPGA实现,验证了该方法的有效性和实用性。 展开更多
关键词 脉内调制 时域累加 时频变换 fpga实现
在线阅读 下载PDF
基于改进的Rife测频算法及其FPGA实现 被引量:5
8
作者 司伟建 郝鑫 +1 位作者 赵忠凯 陈涛 《弹箭与制导学报》 CSCD 北大核心 2012年第1期205-207,共3页
为了提高数字接收机的测频精度,文中在分析Rife算法性能的基础上,提出了一种改进的Rife测频算法,并对该算法的原理和FPGA实现步骤进行了详细说明。仿真结果表明,在相同的信噪比条件下,该算法的测频误差小于Rife算法。同时,为了提高算法... 为了提高数字接收机的测频精度,文中在分析Rife算法性能的基础上,提出了一种改进的Rife测频算法,并对该算法的原理和FPGA实现步骤进行了详细说明。仿真结果表明,在相同的信噪比条件下,该算法的测频误差小于Rife算法。同时,为了提高算法的运算速度,在利用FPGA实现时,将对数运算利用查找表方法实现,采用减法操作替代除法运算,使测频速度高达240MHz。最终实测结果验证了算法的有效性。 展开更多
关键词 频率估计 改进Rife算法 fpga实现
在线阅读 下载PDF
太赫兹通信中的一种高速并行均衡算法及其FPGA实现 被引量:5
9
作者 林长星 邓贤进 张健 《强激光与粒子束》 EI CAS CSCD 北大核心 2013年第6期1587-1591,共5页
基于驰豫超前变换中的超前展开、求和近似和延时近似技术,提出了流水线并行自适应CMA盲均衡算法。利用基于迭代短卷积的并行FIR滤波算法分析了提出的并行自适应盲均衡算法的滤波部分的高效实现结构;再利用基于组合短卷积的并行自适应系... 基于驰豫超前变换中的超前展开、求和近似和延时近似技术,提出了流水线并行自适应CMA盲均衡算法。利用基于迭代短卷积的并行FIR滤波算法分析了提出的并行自适应盲均衡算法的滤波部分的高效实现结构;再利用基于组合短卷积的并行自适应系数更新算法分析了提出的并行均衡算法的系数更新部分的高效实现结构,从而得到了基于短卷积的流水线并行自适应盲均衡的完整实现框图,并分析了各模块的流水线延时需满足的关系。最后对该并行自适应盲均衡算法进行了FPGA量化实现,并通过MATLAB仿真及实际FPGA实现结果的对比,验证了本并行均衡算法的正确性和有效性。 展开更多
关键词 并行盲均衡 驰豫超前变换 短卷积 fpga实现
在线阅读 下载PDF
自适应滤波器的FPGA实现 被引量:11
10
作者 高清运 李学初 《电子测量与仪器学报》 CSCD 2005年第1期25-29,共5页
本文采用自上而下的设计思想 ,用FPGA实现了自适应滤波器。自适应滤波器选择FIR滤波器结构 ,采用了改进的LMS算法 ,从而使得在同样的硬件资源下滤波的速度可提高一倍 ;本论文用VHDL编写代码 ,用MaxplusII进行编译、综合和仿真 ,FPGA器... 本文采用自上而下的设计思想 ,用FPGA实现了自适应滤波器。自适应滤波器选择FIR滤波器结构 ,采用了改进的LMS算法 ,从而使得在同样的硬件资源下滤波的速度可提高一倍 ;本论文用VHDL编写代码 ,用MaxplusII进行编译、综合和仿真 ,FPGA器件选用ALTERA公司的FLEX10K系列 3万门的芯片 ,综合结果显示 ,所设计的自适应滤波器使用FLEX10K30的70 %的资源 ;对综合后的网表进行了仿真 ,当时钟周期取 4 0ns时 ,滤波器仍能够很好地消除噪声。 展开更多
关键词 自适应滤波器 fpga实现 FIR滤波器 LMS算法 ALTERA公司 VHDL 芯片 时钟周期 代码 编译
在线阅读 下载PDF
数字中频正交采样及其FPGA实现 被引量:4
11
作者 张碧锋 郭英 《电讯技术》 北大核心 2011年第2期46-51,共6页
为满足高性能信号处理的要求,需要直接对中频信号进行采样得到正交的两路信号。分析了直接中频正交采样的基本原理,给出了其中最重要的滤波器设计思想及其在FPGA上的硬件实现方法,并仿真验证该方法的有效性。理论分析和实验结果表明,这... 为满足高性能信号处理的要求,需要直接对中频信号进行采样得到正交的两路信号。分析了直接中频正交采样的基本原理,给出了其中最重要的滤波器设计思想及其在FPGA上的硬件实现方法,并仿真验证该方法的有效性。理论分析和实验结果表明,这一方法可以满足高性能信号处理的要求。 展开更多
关键词 信号处理 数字中频 正交采样 低通滤波 相干检波 fpga实现
在线阅读 下载PDF
基于IP核的嵌入式8051 VHDL设计及FPGA实现 被引量:1
12
作者 卢贵主 周剑扬 +1 位作者 夏斐斐 陈辉煌 《厦门大学学报(自然科学版)》 CAS CSCD 北大核心 2002年第2期190-194,共5页
通过IP核的重用和外围电路的VHDL设计 ,采用高层综合的方法设计出与MCS 5 1系列微处理器指令集完全兼容的 8位嵌入式微处理器芯片并经过FPGA验证获得了满意的效果 .该芯片的设计对于各种嵌入式系统 (ES)和片上系统 (SOC)
关键词 IP核 fpga实现 嵌入式微处理器 MCS-51系列 8051微处理器 VHDL 外围电路设计
在线阅读 下载PDF
基于PDLMS算法的数字波束形成以及FPGA实现 被引量:1
13
作者 范瑜 金荣洪 +3 位作者 刘军 耿军平 刘波 王治国 《数据采集与处理》 CSCD 2004年第4期454-458,共5页
采用高并行度的并行延时最小均方 (PDLMS)算法 ,用现场可编程门阵列 (FPGA)实现自适应数字波束形成模块。使用 VHDL完成了该算法在硬件上的实现 ,同时给出了计算机仿真结果和系统硬件资源分析。仿真结果表明该方法结构简单 ,易于实现。
关键词 自适应数字波束形成 现场可编程门阵列(fpga) 最小均方 fpga实现 并行度 VHDL 算法 仿真结果 硬件 计算机仿真
在线阅读 下载PDF
高效复数流水线蝶形单元的FPGA实现 被引量:4
14
作者 朱冰莲 孔杰 《电子测量与仪器学报》 CSCD 2005年第4期77-80,共4页
在实时信号处理系统的设计中,要求用尽量少的硬件资源实现高速的FFT蝶形运算,本文介绍了一种高效复数流水线蝶形单元的FPGA实现,该方法充分结合信号处理算法和EDA优化手段,从成本和速度两个方面折中考虑,在大大减少存储单元和提高速度... 在实时信号处理系统的设计中,要求用尽量少的硬件资源实现高速的FFT蝶形运算,本文介绍了一种高效复数流水线蝶形单元的FPGA实现,该方法充分结合信号处理算法和EDA优化手段,从成本和速度两个方面折中考虑,在大大减少存储单元和提高速度的同时,不牺牲额外的硬件成本。其性能对于大点数FFT运算有明显的优势。 展开更多
关键词 可编程逻辑器件(FPCA) 快速傅立叶变换(FFT) 流水线蝶形 电子设计自动化(EDA) fpga实现 蝶形运算 存储单元 流水线 复数 信号处理系统
在线阅读 下载PDF
脉间二相编码雷达高度表信号处理器的设计及FPGA实现 被引量:1
15
作者 刘建新 陈惠连 向敬成 《信号处理》 CSCD 北大核心 2005年第4期409-412,共4页
本文就一种应用于雷达高度表的脉间二相编码信号频域处理方法的FPGA实现进行了研究。特别就信号处理器硬件参数的选择及有限字长对处理性能影响给予了一定论述和分析,这些方法对雷达高度表信号处理器定点硬件的设计都有一定的借鉴价值... 本文就一种应用于雷达高度表的脉间二相编码信号频域处理方法的FPGA实现进行了研究。特别就信号处理器硬件参数的选择及有限字长对处理性能影响给予了一定论述和分析,这些方法对雷达高度表信号处理器定点硬件的设计都有一定的借鉴价值。本文虽后给出了该信号处理器针对点、面目标回波处理的实测结果。结果表明该处理方法具有较高的处理增益和良好的检测性能。 展开更多
关键词 脉间二相编码 雷达高度表 信号处理 fpga 信号处理器 fpga实现 二相编码信号 设计 处理方法 硬件参数
在线阅读 下载PDF
多级二维整数小波变换的FPGA实现研究 被引量:11
16
作者 谭会生 《电子测量与仪器学报》 CSCD 2009年第7期29-34,共6页
为了满足整数小波变换实时应用的需要,研究了整数小波变换的FPGA实现问题。相对于DSP等传统实现方式,用FPGA实现整数小波变换具有处理速度快,可重新配置硬件,易于修改移植等优点。论文首先描述了二维(5,3)整数小波变换的算法,接着阐述... 为了满足整数小波变换实时应用的需要,研究了整数小波变换的FPGA实现问题。相对于DSP等传统实现方式,用FPGA实现整数小波变换具有处理速度快,可重新配置硬件,易于修改移植等优点。论文首先描述了二维(5,3)整数小波变换的算法,接着阐述了一种多级二维(5,3)整数小波变换的FPGA实现结构,最后给出了硬件资源消耗、最大时钟频率和功能测试结果等FPGA实现结果。为了提高系统的处理速度,降低系统的资源消耗,本设计采用了参数可配置、共享一维小波变换单元等方法进行结构优化。实验结果证明了本设计结构的有效性,逻辑功能的正确性,修改移植方便,具有良好的应用价值。 展开更多
关键词 图像无损压缩 多级整数小波变换 fpga实现 共享硬件资源 参数可配置结构
在线阅读 下载PDF
使用FPGA实现多机波特率自适应的采集系统 被引量:1
17
作者 谭翔 陈可中 明鑫 《现代电子技术》 2005年第4期25-28,共4页
系统采用 PC机作为上位机 ,F PGA为上位机与总线的接口 ,AT89S5 2做为下位机的数据采集系统。可实现上位机对下位机波特率的自适应和下位机的即插即用。
关键词 波特率 多机 上位机 fpga实现 下位机 自适应 即插即用 AT89S52 接口 采集系统
在线阅读 下载PDF
卷积码Viterbi译码算法的FPGA实现 被引量:4
18
作者 赵旦峰 刘会红 《现代电子技术》 2004年第1期41-43,共3页
探讨了卷积码 Viterbi译码的 FPGA实现问题。在 Viterbi译码算法中 ,提出了减少路径量度的位数和流水线回索法的幸存路径等方法 ,能有效地减少存储量、降低功耗、提高速度 ,使得 K=7的 Viterbi译码算法可在以单片 FP-GA为主的器件上实现。
关键词 差错控制 VITERBI译码 fpga实现 卷积码
在线阅读 下载PDF
基于IEEE802.16e的OFDM定时同步算法及FPGA实现 被引量:1
19
作者 陈兵 尹曼 刘力军 《无线电通信技术》 2015年第3期93-96,共4页
针对IEEE802.16e的正交频分复用(Orthogonal Frequency Division Multiplex,OFDM)定时同步问题,在分析IEEE802.16 e协议定义OFDM前导训练序列特征的基础上,提出了一种基于前导训练序列的互相关定时同步算法。通过采用差分运算来降低载... 针对IEEE802.16e的正交频分复用(Orthogonal Frequency Division Multiplex,OFDM)定时同步问题,在分析IEEE802.16 e协议定义OFDM前导训练序列特征的基础上,提出了一种基于前导训练序列的互相关定时同步算法。通过采用差分运算来降低载频频偏对同步性能的影响,采用量化处理技术以简化算法运算复杂度,并采用Xilinx公司的XC5VSX95T芯片进行FPGA实现验证。理论分析和仿真结果表明,算法能有效实现定时同步功能,对载波频偏不敏感,抗噪性能好,硬件资源利用率高,具用实时处理能力。 展开更多
关键词 OFDM 定时同步 IEEE802.16E fpga实现
在线阅读 下载PDF
基于Adomian分解算法的新型分数阶混沌系统特性分析与FPGA实现 被引量:1
20
作者 杨宁宁 杨硕 吴朝俊 《西安理工大学学报》 CAS 北大核心 2022年第3期426-432,共7页
混沌电路实现是混沌研究的基础,目前混沌系统的FPGA实现多数采用在MATLAB DSP Builder平台搭建模型实现,由于分数阶积分器难于构造,该方法适合实现整数阶混沌系统,同时其他基于分数阶微积分算法的编程实现方法原理复杂,消耗资源多。针... 混沌电路实现是混沌研究的基础,目前混沌系统的FPGA实现多数采用在MATLAB DSP Builder平台搭建模型实现,由于分数阶积分器难于构造,该方法适合实现整数阶混沌系统,同时其他基于分数阶微积分算法的编程实现方法原理复杂,消耗资源多。针对上述问题,提出了一个新型混沌系统,通过Lyapunov指数,分岔图,平衡点等手段对系统的动力学行为进行了数值分析,进一步将其拓展到分数阶,给出了系统阶次q为0.8时不同状态下的相图,其结果与分岔图所描述的状态吻合。最后,采用Adomian分解法实现了该分数阶系统的FPGA硬件电路,通过示波器观察到混沌相图与数值仿真结果一致,从而验证了该分数阶混沌系统理论分析的正确性及可行性。 展开更多
关键词 Adomian算法 分数阶混沌 分岔图 fpga实现
在线阅读 下载PDF
上一页 1 2 6 下一页 到第
使用帮助 返回顶部