期刊文献+
共找到256篇文章
< 1 2 13 >
每页显示 20 50 100
基于FPGA的MobileNetV1目标检测加速器设计 被引量:3
1
作者 严飞 郑绪文 +2 位作者 孟川 李楚 刘银萍 《现代电子技术》 北大核心 2025年第1期151-156,共6页
卷积神经网络是目标检测中的常用算法,但由于卷积神经网络参数量和计算量巨大导致检测速度慢、功耗高,且难以部署到硬件平台,故文中提出一种采用CPU与FPGA融合结构实现MobileNetV1目标检测加速的应用方法。首先,通过设置宽度超参数和分... 卷积神经网络是目标检测中的常用算法,但由于卷积神经网络参数量和计算量巨大导致检测速度慢、功耗高,且难以部署到硬件平台,故文中提出一种采用CPU与FPGA融合结构实现MobileNetV1目标检测加速的应用方法。首先,通过设置宽度超参数和分辨率超参数以及网络参数定点化来减少网络模型的参数量和计算量;其次,对卷积层和批量归一化层进行融合,减少网络复杂性,提升网络计算速度;然后,设计一种八通道核间并行卷积计算引擎,每个通道利用行缓存乘法和加法树结构实现卷积运算;最后,利用FPGA并行计算和流水线结构,通过对此八通道卷积计算引擎合理的复用完成三种不同类型的卷积计算,减少硬件资源使用量、降低功耗。实验结果表明,该设计可以对MobileNetV1目标检测进行硬件加速,帧率可达56.7 f/s,功耗仅为0.603 W。 展开更多
关键词 卷积神经网络 目标检测 fpga MobileNetV1 并行计算 硬件加速
在线阅读 下载PDF
基于FPGA与RK3588图像分类处理系统设计与实现
2
作者 袁小平 涂齐阳 《实验技术与管理》 北大核心 2025年第9期91-102,共12页
为解决ViT模型在基于CPU侧平台运行效率低、延迟长的问题,该文设计了一款基于FPGA(field-programmable gate array,现场可编程门阵列)+NPU(neural network processing unit,神经网络处理器)的图像采集与处理系统(简称“FPGA系统”)。系... 为解决ViT模型在基于CPU侧平台运行效率低、延迟长的问题,该文设计了一款基于FPGA(field-programmable gate array,现场可编程门阵列)+NPU(neural network processing unit,神经网络处理器)的图像采集与处理系统(简称“FPGA系统”)。系统首先利用FPGA时序控制与计算的稳定性,适配图像传感器接口像素传输带宽,将patch-embeding层分解为向量式计算处理,并利用流水线设计对模型叠加项融合后的张量进行累计输出,得到patch-embeding的计算结果后,将输出叠加位置标志拼接为位置标识报文;随后利用UDP(user datagram protocol,用户数据报协议)的协议栈从FPGA输出patch-embeding神经网络结构的计算结果,同时实现并发的图像采集、视频呈现、UDP传输任务;最后,基于RK3588的NPU实现了多线程和线程池设计、UDP接收、线程池处理注意力计算任务。在划分设计流程、验证设计、优化调试后,每帧运行平均时间由最初0.6439 s提升至0.0995 s,FPGA系统Block RAM资源用量为56.42%,且未出现时序违例,对行人识别精度的平均值为0.85,对车辆识别平均精度为0.905。 展开更多
关键词 fpga RK3588 向量式计算 叠加项融合 位置标识报文 多线程设计
在线阅读 下载PDF
基于FPGA的新能源低压直流配电系统暂态实时仿真研究 被引量:2
3
作者 王守相 张春雨 赵倩宇 《电工技术学报》 EI CSCD 北大核心 2024年第17期5365-5378,5393,共15页
对新能源低压直流配电系统开展暂态实时仿真研究对优化其运行控制具有重要作用。由于现场可编程门阵列(FPGA)内部集成了大量具有不同功能的电路,FPGA正成为电力系统暂态实时仿真领域主要的计算载体之一。该文面向新能源低压直流配电系... 对新能源低压直流配电系统开展暂态实时仿真研究对优化其运行控制具有重要作用。由于现场可编程门阵列(FPGA)内部集成了大量具有不同功能的电路,FPGA正成为电力系统暂态实时仿真领域主要的计算载体之一。该文面向新能源低压直流配电系统的暂态实时仿真需求,开发了一种基于FPGA的包含小型分布式风力发电、光伏发电以及蓄电池储能单元的新能源低压直流配电系统暂态实时仿真器。首先,研究构建了分布式发电单元和典型控制回路的计算模块,利用FPGA的并行计算特性并结合“算法-结构-有效匹配(AAA)”理念建立了底层模块串并联混合求解结构;然后,在节点分析法的框架下,建立了一种结合矩阵LDU分解和有向无环图(DAG)的电气系统节点电导矩阵并行求解方法;最后,在建立电气系统与控制系统并行求解架构的基础上,开发了一种基于FPGA的新能源低压直流配电系统暂态实时仿真器,通过将其仿真结果与PSCAD/EMTDC离线仿真平台的计算结果进行对比,验证了所开发暂态实时仿真器的有效性和准确性。 展开更多
关键词 现场可编程门阵列(fpga) 实时仿真 分布式发电 低压直流配电系统 并行计算
在线阅读 下载PDF
一种基于FPGA的SVPWM硬件架构及其计算速度优化 被引量:1
4
作者 刘德平 辛云川 刘子旭 《郑州大学学报(工学版)》 CAS 北大核心 2024年第3期96-102,共7页
为了提高七段式两电平SVPWM算法的调制速度并减少逻辑资源的使用量,提出了一种基于FPGA的SVPWM硬件架构。在该硬件架构输入参考电压后,首先,进行基于Clarke逆变换的坐标变换,通过一系列加法运算构建出含有三相占空比的3组中间变量,同时... 为了提高七段式两电平SVPWM算法的调制速度并减少逻辑资源的使用量,提出了一种基于FPGA的SVPWM硬件架构。在该硬件架构输入参考电压后,首先,进行基于Clarke逆变换的坐标变换,通过一系列加法运算构建出含有三相占空比的3组中间变量,同时通过2个异或运算从上述硬件布线中得到简化后的2 bit扇区判断条件;然后,根据简化后的2 bit扇区判断条件从以上3组中间变量中筛选出三相占空比,并进行钳位保护,按照自然采样法输出PWM。以上过程形成一个整体,在FPGA中只需3次触发,便能在2个时钟周期内完成从参考电压输入到三相PWM输出的整个过程,有效提高了计算速度。此外,还给出了该硬件架构在不同的FPGA平台下的资源使用情况,与其他方法相比,LUT使用量由至少500个缩减至300个左右,逻辑资源使用量降低。通过仿真与实物试验,验证了所提硬件架构的有效性。 展开更多
关键词 SVPWM 硬件架构 Clarke逆变换 fpga 计算速度优化
在线阅读 下载PDF
基于FPGA的卷积神经网络和视觉Transformer通用加速器 被引量:2
5
作者 李天阳 张帆 +2 位作者 王松 曹伟 陈立 《电子与信息学报》 EI CAS CSCD 北大核心 2024年第6期2663-2672,共10页
针对计算机视觉领域中基于现场可编程逻辑门阵列(FPGA)的传统卷积神经网(CNN)络加速器不适配视觉Transformer网络的问题,该文提出一种面向卷积神经网络和Transformer的通用FPGA加速器。首先,根据卷积和注意力机制的计算特征,提出一种面... 针对计算机视觉领域中基于现场可编程逻辑门阵列(FPGA)的传统卷积神经网(CNN)络加速器不适配视觉Transformer网络的问题,该文提出一种面向卷积神经网络和Transformer的通用FPGA加速器。首先,根据卷积和注意力机制的计算特征,提出一种面向FPGA的通用计算映射方法;其次,提出一种非线性与归一化加速单元,为计算机视觉神经网络模型中的多种非线性和归一化操作提供加速支持;然后,在Xilinx XCVU37P FPGA上实现了加速器设计。实验结果表明,所提出的非线性与归一化加速单元在提高吞吐量的同时仅造成很小的精度损失,ResNet-50和ViT-B/16在所提FPGA加速器上的性能分别达到了589.94 GOPS和564.76 GOPS。与GPU实现相比,能效比分别提高了5.19倍和7.17倍;与其他基于FPGA的大规模加速器设计相比,能效比有明显提高,同时计算效率较对比FPGA加速器提高了8.02%~177.53%。 展开更多
关键词 计算机视觉 卷积神经网络 TRANSFORMER fpga 硬件加速器
在线阅读 下载PDF
基于FPGA并行实现SVM训练的可重构计算系统 被引量:1
6
作者 彭卫东 郭威 魏麟 《计算机科学》 CSCD 北大核心 2024年第S02期786-792,共7页
针对支持向量机在处理大规模数据集时所面临的计算复杂度高和训练时间长的问题,设计了一种基于FPGA并行实现支持向量机训练的可重构计算系统,并分析了不同量化方式下的硬件资源消耗与加速性能。通过采用随机梯度下降法训练支持向量机,... 针对支持向量机在处理大规模数据集时所面临的计算复杂度高和训练时间长的问题,设计了一种基于FPGA并行实现支持向量机训练的可重构计算系统,并分析了不同量化方式下的硬件资源消耗与加速性能。通过采用随机梯度下降法训练支持向量机,使得需要求解的维度与样本的维度相关联,相较于传统的基于二次规划的求解方法可以显著降低计算复杂性。同时,利用基于FPGA的可重构硬件平台设计了专用并行计算结构以加速支持向量机的训练过程。对设计的完整系统进行了软硬件联合仿真,在4个公共数据集上的仿真结果表明,整体模型预测准确率达到90%以上;在训练阶段,相较于采用相同算法的软件实现,所提出的浮点数表示下硬件实现的单个样本处理时间至少减少了2个数量级;定点数表示下硬件实现的单个样本处理时间最大减小了3个数量级;与基于二次规划问题求解的硬件实现相比,单个样本处理速度最快提升了394倍。 展开更多
关键词 现场可编程逻辑门阵列 支持向量机 可重构系统 并行计算 随机梯度下降法
在线阅读 下载PDF
基于FPGA的稀疏卷积神经网络加速器设计 被引量:1
7
作者 李宁 肖昊 《电子测量技术》 北大核心 2024年第5期1-8,共8页
剪枝是一种减少卷积神经网络权重和计算量的有效方法,为CNN的高效部署提供了解决方案。但是,剪枝后的稀疏CNN中权重的不规则分布使硬件计算单元之间的计算负载各不相同,降低了硬件的计算效率。文章提出一种细粒度的CNN模型剪枝方法,该... 剪枝是一种减少卷积神经网络权重和计算量的有效方法,为CNN的高效部署提供了解决方案。但是,剪枝后的稀疏CNN中权重的不规则分布使硬件计算单元之间的计算负载各不相同,降低了硬件的计算效率。文章提出一种细粒度的CNN模型剪枝方法,该方法根据硬件加速器的架构将整体权重分成若干个局部权重组,并分别对每一组局部权重进行独立剪枝,得到的稀疏CNN在加速器上实现了计算负载平衡。此外,设计一种具有高效PE结构和稀疏度可配置的稀疏CNN加速器并在FPGA上实现,该加速器的高效PE结构提升了乘法器的吞吐率,同时可配置性使其可灵活地适应不同稀疏度的CNN计算。实验结果表明,提出的剪枝算法可将CNN的权重参数减少50%~70%,同时精度损失不到3%。相比于密集型加速器,提出的加速器最高可实现3.65倍的加速比;与其他的稀疏型加速器研究相比,本研究的加速器在硬件效率上提升28%~167%。 展开更多
关键词 卷积神经网络 硬件加速器 稀疏计算 fpga
在线阅读 下载PDF
基于FPGA的永磁同步电机零计算延迟扩张控制集模型预测电流控制 被引量:2
8
作者 杨辰宇 刘凯 +1 位作者 胡铭觐 花为 《中国电机工程学报》 EI CSCD 北大核心 2024年第S01期264-273,共10页
该文基于现场可编程门阵列(field-programmable gate array,FPGA),为永磁同步电机驱动提出一种扩张控制集模型预测电流控制策略(model predictive current control,MPCC)。由于在每个控制周期内只有8个基本电压矢量可供选择,传统有限控... 该文基于现场可编程门阵列(field-programmable gate array,FPGA),为永磁同步电机驱动提出一种扩张控制集模型预测电流控制策略(model predictive current control,MPCC)。由于在每个控制周期内只有8个基本电压矢量可供选择,传统有限控制集模型预测电流控制(finite control set MPCC,FCS-MPCC)稳态性能较低。为此,文中采用具有818个可选矢量的ECS来实现更精细的电压输出。为减轻因电压矢量大幅增加而带来的计算负担,设计一种简化的最优矢量搜索策略,且可推广用于其他多目标成本函数。基于算法固有并行性,将所提ECS-MPCC方法在FPGA中进行实现,使电流环总控制时间缩短至0.59μs,从而可以消除计算延迟,提高电流环动态性能。最后,通过仿真和实验,验证所提ECS-MPCC策略的有效性。实验结果表明,与传统FCS-MPCC相比,ECS-MPCC的相电流总谐波失真降低77%。 展开更多
关键词 模型预测控制 扩张控制集 零计算延迟 现场可编程门阵列实施 永磁同步电机
在线阅读 下载PDF
一种基于FPGA的可重构计算系统设计 被引量:11
9
作者 吴冬冬 杨晓君 +1 位作者 刘新春 江先阳 《计算机工程与应用》 CSCD 北大核心 2006年第21期74-77,共4页
介绍可重构计算的概念和基于SRAM工艺的FPGA器件的特点。设计了一种基于FPGA器件的可重构计算系统,着重讲述了该系统的在线重配置电路的总体结构,FIFO、FPGA配置逻辑模块、控制寄存器和控制逻辑等功能模块及系统的工作流程。最后探讨了... 介绍可重构计算的概念和基于SRAM工艺的FPGA器件的特点。设计了一种基于FPGA器件的可重构计算系统,着重讲述了该系统的在线重配置电路的总体结构,FIFO、FPGA配置逻辑模块、控制寄存器和控制逻辑等功能模块及系统的工作流程。最后探讨了可重构计算相关研究面临的问题和发展方向。 展开更多
关键词 可重构计算 fpga 在线重配置
在线阅读 下载PDF
用FPGA实现浮点FFT处理器的研究 被引量:12
10
作者 王远模 赵宏钟 +1 位作者 张军 付强 《国防科技大学学报》 EI CAS CSCD 北大核心 2004年第6期61-64,共4页
针对定点FFT处理器精度不高的缺点,提出了浮点格式FFT处理器的FPGA硬件实现方案。详细阐述了FFT处理器的自定制浮点格式确定、算法选择和浮点加法实现等关键技术。该处理器已投入使用,工作性能稳定,系统时钟80MHz,完成1024点FFT IFFT运... 针对定点FFT处理器精度不高的缺点,提出了浮点格式FFT处理器的FPGA硬件实现方案。详细阐述了FFT处理器的自定制浮点格式确定、算法选择和浮点加法实现等关键技术。该处理器已投入使用,工作性能稳定,系统时钟80MHz,完成1024点FFT IFFT运算只需64μs,误差小于-80dB。 展开更多
关键词 fpga FFT 蝶形运算
在线阅读 下载PDF
动态部分重配置及其FPGA实现 被引量:9
11
作者 李涛 刘培峰 杨愚鲁 《计算机工程》 EI CAS CSCD 北大核心 2006年第14期224-226,共3页
动态部分重配置充分利用了FPGA芯片提供的可重配置功能,提高了FPGA芯片的利用率,减小了FPGA芯片的配置时间,有效地提高了系统的整体性能。该文介绍了动态部分重配置的两种实现方法,并在Spartan-ⅡFPGA上进行了验证。
关键词 fpga Spartan—Ⅱ 可重配置计算 动态部分重配置
在线阅读 下载PDF
基于FPGA的动态可重构系统设计与实现 被引量:21
12
作者 南希 龚龙庆 +1 位作者 田卫 李潇 《现代电子技术》 2009年第6期4-7,11,共5页
近年来,随着计算机技术的发展,尤其是现场可编程门阵列FPGA的出现,使实时电路重构成为研究热点。基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用。介绍FPGA可重构技术的分类以及动态可重构技术的原理,并... 近年来,随着计算机技术的发展,尤其是现场可编程门阵列FPGA的出现,使实时电路重构成为研究热点。基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用。介绍FPGA可重构技术的分类以及动态可重构技术的原理,并在此基础之上选取Virtex-4系列FPGA给出一种动态重构的应用以及具体实现,即通过微处理器(ARM)结合多个FPGA,并采用一种新的边界扫描链方法对多个FPGA进行配置,从而实现局部动态可重构。这种实现方法具有较强通用性和适于模块化设计等优点。 展开更多
关键词 可重构计算 fpga 动态可重构 局部重构 Virtex-4配置 JTAG(边界扫描)链
在线阅读 下载PDF
基于FPGA/Nios-Ⅱ的矩阵运算硬件加速器设计 被引量:32
13
作者 许芳 席毅 +1 位作者 陈虹 靳伟伟 《电子测量与仪器学报》 CSCD 2011年第4期377-383,共7页
针对复杂算法中矩阵运算量大,计算复杂,耗时多,制约算法在线计算性能的问题,从硬件实现角度,研究基于FPGA/Nios-Ⅱ的矩阵运算硬件加速器设计,实现矩阵并行计算。首先根据矩阵运算的算法分析,设计了矩阵并行计算的硬件实现结构,并在Model... 针对复杂算法中矩阵运算量大,计算复杂,耗时多,制约算法在线计算性能的问题,从硬件实现角度,研究基于FPGA/Nios-Ⅱ的矩阵运算硬件加速器设计,实现矩阵并行计算。首先根据矩阵运算的算法分析,设计了矩阵并行计算的硬件实现结构,并在Modelsim中进行功能模块的仿真,然后将功能模块集成一个自定制组件,并通过Avalon总线与NiosⅡ主处理器通信,作为硬件加速器。最后在FPGA芯片中构建SoPC系统,并在Altera DE3开发板中进行矩阵实时计算测试。测试结果验证了基于FPGA/Nios-Ⅱ矩阵运算硬件加速器的正确性、可行性以及较高的计算性能。 展开更多
关键词 fpga/Nios-Ⅱ 矩阵运算 硬件加速器 并行计算 实时测试验
在线阅读 下载PDF
采用FPGA的机器视觉系统发展现状与趋势 被引量:17
14
作者 原魁 肖晗 何文浩 《计算机工程与应用》 CSCD 北大核心 2010年第36期1-6,共6页
采用FPGA作为主要运算器件的嵌入式视觉系统具有高性能、低功耗、结构紧凑等特点,是计算机视觉的研究热点之一,有着广阔的应用前景。文章对近年来国内外基于FPGA的嵌入式视觉系统方面有代表性的研究成果进行了介绍,并对相关研究领域目... 采用FPGA作为主要运算器件的嵌入式视觉系统具有高性能、低功耗、结构紧凑等特点,是计算机视觉的研究热点之一,有着广阔的应用前景。文章对近年来国内外基于FPGA的嵌入式视觉系统方面有代表性的研究成果进行了介绍,并对相关研究领域目前存在的主要问题以及发展趋势进行了讨论。 展开更多
关键词 机器视觉 嵌入式系统 现场可编程门阵列(fpga) 硬件计算 并行计算
在线阅读 下载PDF
基于FPGA的开放式教学CPU的设计与测试系统 被引量:15
15
作者 李山山 汤志忠 周继群 《计算机工程与应用》 CSCD 北大核心 2005年第14期98-100,198,共4页
设计并实现了一个CPU设计与测试实验装置,适合于计算机原理和系统结构课程的综合实验。该实验装置采用EDA工具在FPGA上实现了CPU设计,应用M CU和上位机软件对所设计的CPU进行了监控和调试,保证了CPU在实验系统上能够运行起来。
关键词 CPU设计与测试 fpga 计算机原理 系统结构 单片机
在线阅读 下载PDF
基于FPGA的“计算机组成原理”实践教学的改革 被引量:19
16
作者 葛桂萍 肖铁军 +1 位作者 陈才扣 马学文 《实验技术与管理》 CAS 北大核心 2018年第4期12-15,共4页
针对"计算机组成原理"实践教学中存在的问题,围绕改革实验设备,开发基于FPGA全新实验平台;强化实践教学,构建多层次实践教学体系;加强实验过程的组织管理,完善考核机制等方面对"计算机组成原理"课程实践教学的改革... 针对"计算机组成原理"实践教学中存在的问题,围绕改革实验设备,开发基于FPGA全新实验平台;强化实践教学,构建多层次实践教学体系;加强实验过程的组织管理,完善考核机制等方面对"计算机组成原理"课程实践教学的改革作了深入的分析和探讨,并对今后的实践教学进一步改革作了一定的思考。 展开更多
关键词 fpga 计算机组成原理 实验平台 实践教学体系 实验考核方法
在线阅读 下载PDF
基于FPGA模型机的组合逻辑控制器 被引量:10
17
作者 高艳 富坤 +2 位作者 罗淑贞 李钦 耿跃华 《实验室研究与探索》 CAS 北大核心 2015年第4期86-91,共6页
目前的模型机控制器大多采用微程序控制方式,而组合逻辑控制方式执行速度较快,在精简指令系统中被广泛应用。本文采用QuartusⅡ和Cyclone FPGA构建模型机的组合逻辑控制器。首先,通过设计模型机的指令系统、指令流程、控制信号等,列出... 目前的模型机控制器大多采用微程序控制方式,而组合逻辑控制方式执行速度较快,在精简指令系统中被广泛应用。本文采用QuartusⅡ和Cyclone FPGA构建模型机的组合逻辑控制器。首先,通过设计模型机的指令系统、指令流程、控制信号等,列出各控制信号的逻辑表达式,并对逻辑表达式进行化简;其次,通过QuartusⅡ软件,利用原理图输入法设计组合逻辑控制器的指令译码器和组合逻辑电路模块,并搭配好各自的时序电路,形成完整的模型机控制器;最后把编译好的原理图文件下载到Altera DE2实验板上进行验证。此设计应用了可编程逻辑器件,提高了指令的执行速度,增强了设计的灵活性,且将该控制器与运算器等部件搭建,形成完整的模型机应用于计算机组成原理课程的实验教学中,能很好地提高学生的思维能力和动手能力。 展开更多
关键词 模型机 fpga 组合逻辑控制器 指令系统 计算机组成原理
在线阅读 下载PDF
基于FPGA的人工神经网络实现方法的研究 被引量:10
18
作者 杨银涛 汪海波 +1 位作者 张志 周建华 《现代电子技术》 2009年第18期170-174,共5页
基于FPGA的神经网络实现方法已成为实际实时应用神经网络的一种途径。本文就十多年来基于FPGA的ANN实现作一个系统的总结,例举关键的技术问题,给出详细的数据分析,引用相关的最新研究成果,对不同的实现方法和思想进行讨论分析,并说明存... 基于FPGA的神经网络实现方法已成为实际实时应用神经网络的一种途径。本文就十多年来基于FPGA的ANN实现作一个系统的总结,例举关键的技术问题,给出详细的数据分析,引用相关的最新研究成果,对不同的实现方法和思想进行讨论分析,并说明存在的问题以及改善方法,强调神经网络FPGA实现的发展方向和潜力及提出自己的想法。另外,还指出基于FPGA实现神经网络存在的瓶颈制约,最后对今后的研究趋势作出估计。 展开更多
关键词 fpga 可重构计算 BP算法 神经网络 FPNA
在线阅读 下载PDF
可重构星载信息处理系统FPGA预规划技术 被引量:2
19
作者 刘源 孙兆伟 +2 位作者 沈毅 邢雷 吴献德 《哈尔滨工程大学学报》 EI CAS CSCD 北大核心 2013年第7期878-882,888,共6页
为了提高可重构星载信息处理系统的FPGA资源利用效率和在轨长期可靠性,基于对FPGA内部结构与典型任务序列资源占用量的分析,提出了一种在FPGA上具有可实现性的可重构资源预规划方法,并对该方法在轨可靠性进行了理论分析.仿真结果表明:... 为了提高可重构星载信息处理系统的FPGA资源利用效率和在轨长期可靠性,基于对FPGA内部结构与典型任务序列资源占用量的分析,提出了一种在FPGA上具有可实现性的可重构资源预规划方法,并对该方法在轨可靠性进行了理论分析.仿真结果表明:在多任务背景下,该方法能够使可重构星载信息处理系统FPGA资源利用率提升约30%.此外相对常规的静态冗余设计,该方法还能够使FPGA在发生局部永久性损伤的情况下,提升FPGA资源利用率约50%. 展开更多
关键词 可重构计算 fpga 规划 可靠性 可重构星载信息处理系统
在线阅读 下载PDF
基于FPGA的空间面阵CCD相机驱动时序发生器与下位机的一体化设计 被引量:6
20
作者 冉晓强 汶德胜 +1 位作者 邱跃洪 王华 《光子学报》 EI CAS CSCD 北大核心 2007年第B06期278-281,共4页
在分析e2v公司的CCD47-20 Backthinned NIMO型CCD器件驱动时序关系的基础上结合空间面阵CCD相机电子系统的总体要求,完成了基于FPGA的驱动时序发生器与下位机一体化设计。选用FPGA器件作为硬件设计栽体,使用VHDL语言对一体化的时序与控... 在分析e2v公司的CCD47-20 Backthinned NIMO型CCD器件驱动时序关系的基础上结合空间面阵CCD相机电子系统的总体要求,完成了基于FPGA的驱动时序发生器与下位机一体化设计。选用FPGA器件作为硬件设计栽体,使用VHDL语言对一体化的时序与控制通系统进行了硬件描述。针对ALTERA公司的FPGA器件EPlC6Q240C8对设计进行了RTL仿真及配置,完成了一体化系统的硬件电路。硬件实验结果表明,所研制的基于FPGA的一体的时序与控制通信系统不仅可以满足CCD芯片和视频处理的时序要求,还可以与CCD相机上机进行可靠的串行通信,监测和控制相机的工作状态. 展开更多
关键词 空间面阵CCD相机 fpga 一体化设计 驱动时序发生器 下位机
在线阅读 下载PDF
上一页 1 2 13 下一页 到第
使用帮助 返回顶部