期刊文献+
共找到9篇文章
< 1 >
每页显示 20 50 100
全数字接收机中一种基于并行流水线与快速FIR算法的插值滤波器结构及其实现 被引量:9
1
作者 邓军 杨银堂 《电子与信息学报》 EI CSCD 北大核心 2010年第9期2089-2094,共6页
该文在对已有的拉格朗日立方插值滤波器Farrow结构进行分析和研究的基础上,使用了流水线技术和并行处理技术来提高滤波器的速度。在此基础上提出了基于快速FIR算法的结构,降低了并行的Farrow结构的复杂度。对该算法结构进行了仿真,并在F... 该文在对已有的拉格朗日立方插值滤波器Farrow结构进行分析和研究的基础上,使用了流水线技术和并行处理技术来提高滤波器的速度。在此基础上提出了基于快速FIR算法的结构,降低了并行的Farrow结构的复杂度。对该算法结构进行了仿真,并在FPGA上实现。分析结果表明,改进后的结构有更快的运行速度和更低的功耗。 展开更多
关键词 全数字接收机 插值滤波器 FARROW结构 快速fir算法
在线阅读 下载PDF
高效2^n并行快速FIR算法及其实现方法 被引量:1
2
作者 胡剑浩 曾维棋 +1 位作者 费超 陈杰男 《电子科技大学学报》 EI CAS CSCD 北大核心 2020年第2期182-186,共5页
快速有限脉冲响应(FIR)算法(FFA)突破了传统并行FIR滤波器复杂度随并行度线性增加的局限性,效率大幅提高。然而目前缺少对高并行FFA通用算法和实现架构的研究。该文提出了高效2^n并行FFA,并给出了其通用算法形式与实现架构;同时讨论了... 快速有限脉冲响应(FIR)算法(FFA)突破了传统并行FIR滤波器复杂度随并行度线性增加的局限性,效率大幅提高。然而目前缺少对高并行FFA通用算法和实现架构的研究。该文提出了高效2^n并行FFA,并给出了其通用算法形式与实现架构;同时讨论了对于非2^n并行FFA的实现架构。通过算法分析和硬件效率评估,本文算法及其实现架构在相同的并行度和性能条件下,比传统并行算法有显著改善,且随着并行度的增加,这种优势更加明显。该算法在高并行FIR滤波器的应用中有很大优势。 展开更多
关键词 2^n并行 快速fir算法 fir滤波器 硬件效率
在线阅读 下载PDF
基于分布式算法的高阶FIR滤波器及其FPGA实现 被引量:8
3
作者 朱冰莲 程联营 孔杰 《电讯技术》 2006年第2期82-85,共4页
随着FPGA技术的稳步提高,FPGA替代其他技术用于实现高速信号处理已经变得切实可行。针对高阶FIR滤波器十分消耗FPGA硬件资源的问题,提出了一种采用基于位级联的多查找表分布式算法,并以一个32阶8位低通FIR滤波器为例,验证了所提出的方... 随着FPGA技术的稳步提高,FPGA替代其他技术用于实现高速信号处理已经变得切实可行。针对高阶FIR滤波器十分消耗FPGA硬件资源的问题,提出了一种采用基于位级联的多查找表分布式算法,并以一个32阶8位低通FIR滤波器为例,验证了所提出的方法。仿真结果表明,采用这种方法大大减少了FPGA硬件资源的耗费。 展开更多
关键词 数字信号处理 fir数字滤波器 分布式算法 FPGA 查找表
在线阅读 下载PDF
外辐射源雷达实验系统中基于ADSP-TS101的数字脉冲压缩算法的改进
4
作者 张鹏 王俊 《现代电子技术》 2005年第19期14-16,共3页
根据基于ADSP TS-101的外辐射源雷达实验系统中脉冲压缩算法的特点和处理器的结构特点,提出了一种可以提高脉冲压缩子系统性能的方法。本方法充分利用ADSP TS-101内部6Mb的存储空间,将脉压算法中的FIR运算分解为4组并行运算单元,再按照... 根据基于ADSP TS-101的外辐射源雷达实验系统中脉冲压缩算法的特点和处理器的结构特点,提出了一种可以提高脉冲压缩子系统性能的方法。本方法充分利用ADSP TS-101内部6Mb的存储空间,将脉压算法中的FIR运算分解为4组并行运算单元,再按照一定的方法将结果进行累加。因为充分利用了每一次传入片内的数据,避免了数据的重复传输,大大减少了ADSP TS101与片外存储空间的数据通信量,提高了运算效率。文中给出了基于ADSP TS101数字脉压算法的改进方法的程序流程图及效率分析。 展开更多
关键词 数字脉冲压缩 ADSP TS-101 fir算法 I/O瓶颈
在线阅读 下载PDF
定点DSP实现高精度FIR数字滤波 被引量:2
5
作者 周日贵 龚勇清 +1 位作者 聂爱球 乐淑萍 《仪表技术与传感器》 CSCD 北大核心 2004年第2期48-49,共2页
研究在电力校表系统中应用定点DSP对交流电压、电流信号进行测量,因为是校准仪表,所以要求测量结果具有高精度和高稳定度;采用了高效的FIR滤波算法,并对FIR滤波算法进行了大量的补充和改进,使FIR滤波算法能够消除信号在外界干扰情况下... 研究在电力校表系统中应用定点DSP对交流电压、电流信号进行测量,因为是校准仪表,所以要求测量结果具有高精度和高稳定度;采用了高效的FIR滤波算法,并对FIR滤波算法进行了大量的补充和改进,使FIR滤波算法能够消除信号在外界干扰情况下形成的尖峰信号以及解决了信号的零漂问题,使得对交流电压、电流的测量准确、稳定,使测量结果精度在0 02%以内,达到了世界先进水平。 展开更多
关键词 电力校表系统 DSP fir数字滤波算法 数字信号处理算法
在线阅读 下载PDF
基于DSP的磁致伸缩液位传感器的设计 被引量:7
6
作者 闫瑞杰 李海香 +1 位作者 李利权 何小刚 《太原理工大学学报》 CAS 北大核心 2008年第3期289-291,共3页
基于当前国产磁致伸缩材料的前提,结合传统的设计方法,并且针对本课题前期完成的大量基础试验所发现的影响磁致伸缩液位传感器测量精度的因素,提出了采用数字信号处理技术提高测量精度的设计思路及方法。提高了国内磁致伸缩液位传感器... 基于当前国产磁致伸缩材料的前提,结合传统的设计方法,并且针对本课题前期完成的大量基础试验所发现的影响磁致伸缩液位传感器测量精度的因素,提出了采用数字信号处理技术提高测量精度的设计思路及方法。提高了国内磁致伸缩液位传感器测量精度,以满足多种工业液位参数的测量要求,结果表明本设计方法相比传统的设计方法测量精度有了较大的提高。 展开更多
关键词 磁致伸缩 液位传感器 DSP fir滤波算法
在线阅读 下载PDF
基于DSP的磁致伸缩液位传感器 被引量:4
7
作者 柴婷婷 柴晓杰 《仪表技术与传感器》 CSCD 北大核心 2008年第7期3-5,共3页
针对影响磁致伸缩液位传感器测量精度的原因,介绍了一种基于DSP的磁致伸缩液位传感器的设计方法,并从硬件和软件方面进行了论述。硬件方面,采用DSP TMS320F2812为微处理器,包括激励脉冲电路、放大电路、液晶显示电路和串口通信电路等;... 针对影响磁致伸缩液位传感器测量精度的原因,介绍了一种基于DSP的磁致伸缩液位传感器的设计方法,并从硬件和软件方面进行了论述。硬件方面,采用DSP TMS320F2812为微处理器,包括激励脉冲电路、放大电路、液晶显示电路和串口通信电路等;软件方面,结合FIR滤波算法,提出一种新的磁致伸缩传感器检测液位方法——全波采样法。该算法通过提供特征点,有效避免了传统硬件滤波电路和检测电路带来的测量误差。液位测量实验证明,系统方案设计合理,测量数据精度较高,很好地满足了实际测量要求。 展开更多
关键词 磁致伸缩 液位传感器 DSP fir滤波算法
在线阅读 下载PDF
高速低复杂度并行盲均衡的研究与FPGA实现 被引量:3
8
作者 王爱华 车雯 +1 位作者 方金辉 孟恩同 《北京理工大学学报》 EI CAS CSCD 北大核心 2019年第11期1192-1197,共6页
针对高速解调系统中由多径效应、射频器件和模数转换(ADC)的带内幅度相位的不一致性以及定时采样时刻的偏差等所引起码间串扰问题,提出了一种基于恒模算法(CMA)的低复杂度并行盲均衡实现结构,该结构运用弛豫超前变换技术以及快速FIR算法... 针对高速解调系统中由多径效应、射频器件和模数转换(ADC)的带内幅度相位的不一致性以及定时采样时刻的偏差等所引起码间串扰问题,提出了一种基于恒模算法(CMA)的低复杂度并行盲均衡实现结构,该结构运用弛豫超前变换技术以及快速FIR算法(FFA),在符号速率远高于FPGA时钟频率的情况下,通过运用低复杂度的流水线并行结构,以较少的硬件开销,满足盲均衡最大化数据吞吐量的要求.将本架构在Xilinx XC7VX690T硬件平台上实现,并应用于600 Ms/s符号速率的高速解调系统中,极大地提高了信号的质量,从而验证了本算法的可行性和高效性. 展开更多
关键词 均衡器 恒模算法 弛豫超前变换 快速fir算法
在线阅读 下载PDF
面向USB PD3.0协议的新型BMC解码电路设计 被引量:3
9
作者 方侃飞 蔺智挺 +2 位作者 赵建中 李智 毕立强 《计算机工程与应用》 CSCD 北大核心 2021年第1期77-83,共7页
针对USB PD3.0(Universal Serial Bus Power Delivery)协议中的传统BMC(Biphase Mark Coding)解码所存在的功耗高、面积大、抗干扰性差等缺点,提出了具有自动校正功能的低功耗、面积小、鲁棒性强的新型解码系统。该系统充分利用了FIR(Fi... 针对USB PD3.0(Universal Serial Bus Power Delivery)协议中的传统BMC(Biphase Mark Coding)解码所存在的功耗高、面积大、抗干扰性差等缺点,提出了具有自动校正功能的低功耗、面积小、鲁棒性强的新型解码系统。该系统充分利用了FIR(Finite Impulse Response)滤波算法和滑动平均滤波算法的优点,使之更好地服务于该解码系统,此外,该系统还增加了信号监控功能。为验证该系统的可靠性,在Synopsys公司的DC开发平台下,采用Verilog语言描述该系统电路并进行仿真验证。实验结果表明,在同等情况下,该系统与传统解码电路相比,鲁棒性明显增强,同时面积降低了2.19%,功耗降低了2.06%,充分体现低功耗、面积小、抗干扰能力强等优点。该系统为提高USB PD快速充电芯片设计的可靠性、实用性奠定了理论基础,并且提高了USB PD3.0的充电效率。 展开更多
关键词 USB PD3.0协议 BMC解码 校正电路 fir滤波算法 功耗
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部