针对利用现场可编辑门阵列(FPGA)设计有限长冲击响应(FIR)数字滤波器中如何降低硬件资源消耗、提高硬件资源利用率的问题,提出一种改进的分布式算法。该算法是将固定系数的FIR滤波器系统单位脉冲响应事先存储在查找表中,利用搜索查找表...针对利用现场可编辑门阵列(FPGA)设计有限长冲击响应(FIR)数字滤波器中如何降低硬件资源消耗、提高硬件资源利用率的问题,提出一种改进的分布式算法。该算法是将固定系数的FIR滤波器系统单位脉冲响应事先存储在查找表中,利用搜索查找表得到运算结果,而不是使用传统的硬件方式来实现乘累加运算。介绍了以Altera公司的DSP Builder软件作为设计18阶FIR数字低通滤波器设计工具的具体流程和方法。通过Simulink和硬件在环(HIL)模块的引入,将设计模块下载到FPGA,进行软硬件协同仿真,给出滤波器的性能指标的实测结果。实测结果表明,所设计的18阶分布式算法低通滤波器截止频率为5.6 k Hz,带内波动:<0.5 d B,带外抑制:>18 d B,消耗的逻辑单元数量仅为442个较同阶的传统数字滤波器小一个数量级。因此,利用分布式算法设计的滤波器不仅其性能指标能够满足设计要求,对硬件资源的使用效率也有极大的改善。展开更多
针对采用电网电压全前馈控制策略提升并网电能质量的LCL型逆变器运行在弱电网下存在失稳风险的问题,本文提出一种基于前置低通滤波器的电网电压加权前馈控制策略。首先,根据稳定性判据求解出在系统临界稳定时所需设计前馈环节的传递函数...针对采用电网电压全前馈控制策略提升并网电能质量的LCL型逆变器运行在弱电网下存在失稳风险的问题,本文提出一种基于前置低通滤波器的电网电压加权前馈控制策略。首先,根据稳定性判据求解出在系统临界稳定时所需设计前馈环节的传递函数;然后,根据传递函数的变化趋势在电网电压前馈路径中加入二阶低通滤波器环节,并利用伯德图及数学关系合理设计低通滤波器截止频率及阻尼系数,解决了逆变器在弱电网下失稳的问题;最后,通过在6 k W的逆变器样机上进行实验,验证所提策略的有效性。展开更多
文摘针对利用现场可编辑门阵列(FPGA)设计有限长冲击响应(FIR)数字滤波器中如何降低硬件资源消耗、提高硬件资源利用率的问题,提出一种改进的分布式算法。该算法是将固定系数的FIR滤波器系统单位脉冲响应事先存储在查找表中,利用搜索查找表得到运算结果,而不是使用传统的硬件方式来实现乘累加运算。介绍了以Altera公司的DSP Builder软件作为设计18阶FIR数字低通滤波器设计工具的具体流程和方法。通过Simulink和硬件在环(HIL)模块的引入,将设计模块下载到FPGA,进行软硬件协同仿真,给出滤波器的性能指标的实测结果。实测结果表明,所设计的18阶分布式算法低通滤波器截止频率为5.6 k Hz,带内波动:<0.5 d B,带外抑制:>18 d B,消耗的逻辑单元数量仅为442个较同阶的传统数字滤波器小一个数量级。因此,利用分布式算法设计的滤波器不仅其性能指标能够满足设计要求,对硬件资源的使用效率也有极大的改善。
文摘针对采用电网电压全前馈控制策略提升并网电能质量的LCL型逆变器运行在弱电网下存在失稳风险的问题,本文提出一种基于前置低通滤波器的电网电压加权前馈控制策略。首先,根据稳定性判据求解出在系统临界稳定时所需设计前馈环节的传递函数;然后,根据传递函数的变化趋势在电网电压前馈路径中加入二阶低通滤波器环节,并利用伯德图及数学关系合理设计低通滤波器截止频率及阻尼系数,解决了逆变器在弱电网下失稳的问题;最后,通过在6 k W的逆变器样机上进行实验,验证所提策略的有效性。
