边界扫描技术在PCB可测性设计中的应用 被引量：9

1

作者 王建业 阚保强 吴法文 《空军工程大学学报（自然科学版）》 CSCD 2003年第5期60-63,共4页

运用边界扫描技术,对PCB可测性设计进行了研究,给出了具体实现方法,并实现几种电路板的可测性设计。结果证明该方法有效缩短了电路板开发周期,降低了维修测试费用,具有较大的实用价值。

关键词 边界扫描 电路板 可测性设计

在线阅读 下载PDF 职称材料

用于边界扫描测试的虚拟仪器开发 被引量：4

2

作者 刘思久 罗艳 +1 位作者 郑春平 于德伟 《仪器仪表学报》 EI CAS CSCD 北大核心 2007年第S1期247-251,共5页

本文在阐述边界扫描测试原理的基础上,重点讨论了所开发的一种用于边界扫描测试的虚拟仪器。系统通过计算机并口构建JTAG控制器,依靠软件生成符合IEEE1149.1标准的测试序列;并充分利用计算机的计算、显示和存储功能,实现了虚拟仪器操作... 本文在阐述边界扫描测试原理的基础上,重点讨论了所开发的一种用于边界扫描测试的虚拟仪器。系统通过计算机并口构建JTAG控制器,依靠软件生成符合IEEE1149.1标准的测试序列;并充分利用计算机的计算、显示和存储功能,实现了虚拟仪器操作面板和故障诊断算法。同时,以一个逻辑分析模件的可测性设计再开发过程为例说明系统的使用方法,展现了虚拟仪器的有效性和实用性。 展开更多

关键词 虚拟仪器 边界扫描测试 可测性设计

在线阅读 下载PDF 职称材料

基于弹上总线的导弹装备测试性设计方法 被引量：6

3

作者 胥辉旗 田燕妮 陈望达 《兵工自动化》 2012年第1期1-3,共3页

为克服传统测试方法在测试数字电路板时的技术障碍,提出基于弹上总线及边界扫描的弹上设备机内自测试设计方案。在介绍IM总线(module test and maintenance bus,TM Bus)和边界扫描的基础上,论述系统测试性设计的基本概念,搭建测试试验系... 为克服传统测试方法在测试数字电路板时的技术障碍,提出基于弹上总线及边界扫描的弹上设备机内自测试设计方案。在介绍IM总线(module test and maintenance bus,TM Bus)和边界扫描的基础上,论述系统测试性设计的基本概念,搭建测试试验系统,并对系统测试性设计概念和主要考核指标进行演示、验证。结果表明:该设计能简化导弹的测试流程,提高导弹武器系统的可靠性、维修性和测试性。 展开更多

关键词 导弹 测试性设计 机内测试 边界扫描

在线阅读 下载PDF 职称材料

边界扫描测试的数学描述模型 被引量：7

4

作者 胡政 温熙森 《国防科技大学学报》 EI CAS CSCD 1999年第5期83-87,共5页

IEEE1149.1边界扫描机制是一种新型的VLSI电路测试及可测试性设计的有效方法,为了高效地应用边界扫描机制对电路系统进行测试,必须对其所涉及的理论方法进行深入探讨。本文应用布尔矩阵理论建立起边界扫描测试的数学描述模型,并基于所... IEEE1149.1边界扫描机制是一种新型的VLSI电路测试及可测试性设计的有效方法,为了高效地应用边界扫描机制对电路系统进行测试,必须对其所涉及的理论方法进行深入探讨。本文应用布尔矩阵理论建立起边界扫描测试的数学描述模型,并基于所建立的模型导出了边界扫描测试中的故障检测条件和故障隔离条件。为边界扫描测试生成算法的深入研究奠定了理论基础。 展开更多

关键词 可测试性设计 边界扫描 测试 数学描述模型 VLSI

在线阅读 下载PDF 职称材料

嵌入式微处理器的可测性设计技术研究 被引量：2

5

作者 高树静 沈胜宇 +1 位作者 李思昆 潘振宽 《计算机工程与应用》 CSCD 北大核心 2002年第16期218-222,共5页

文章介绍了一个嵌入式微处理器的可测性设计技术。根据嵌入式微处理器各个组成部件逻辑功能的特点,分别采用了内置自测试(BIST)、部分扫描(PartialScan)、边界扫描(BoundaryScan)等方法完成各个部件的可测性设计,并将符合IEEE1149.1的TA... 文章介绍了一个嵌入式微处理器的可测性设计技术。根据嵌入式微处理器各个组成部件逻辑功能的特点,分别采用了内置自测试(BIST)、部分扫描(PartialScan)、边界扫描(BoundaryScan)等方法完成各个部件的可测性设计,并将符合IEEE1149.1的TAP控制器作为整个微处理器的测试控制器,达到了较优的可测性设计结果。 展开更多

关键词 嵌入式微处理器 可测性设计 边界扫描 逻辑电路

在线阅读 下载PDF 职称材料

基于JTAG标准的边界扫描在通用CPU中的设计 被引量：3

6

作者 鲁巍 杨修涛 李晓维 《计算机工程》 CAS CSCD 北大核心 2004年第19期30-31,87,共3页

剖析了JTAG标准的精髓,分析了其组成﹑功能与时序控制等关键技术,结合一款通用CPU的具体要求,给出了一种实现JTAG结构的具体方法,并介绍了其功能测试的方法。

关键词 边界扫描 可测性设计 IEEEI 149.1 标准(JTAG)

在线阅读 下载PDF 职称材料

应用边界扫描机制实现电子设备系统级测试 被引量：5

7

作者 胡政 杨拥民 温熙森 《电子测量技术》 1997年第3期26-30,共5页

文中讨论了应用IEEE1149.1边界扫描机制实现电子设备系统级测试的方法。并就集中测试和分布式测试策略的实施及优缺点进行了具体阐述,为电子设备系统级测试性设计和具体实施提供了指导性的意见。

关键词 测试性设计 边界扫描 系统级测试 电子设备

在线阅读 下载PDF 职称材料

NRS4000微处理器的可测试性设计 被引量：4

8

作者 张盛兵 高德远 《西北工业大学学报》 EI CAS CSCD 北大核心 1999年第3期344-349,共6页

现代先进微处理器有非常高的集成度和复杂度，又有寄存器堆、 Ｃａｃｈｅ等嵌入式部件，而且芯片管脚数相对较少，必须要有一定的自测试设计和其它的可测试性设计来简化测试代码，提高故障覆盖率。本文简要讨论了 Ｎ Ｒ Ｓ４０００ 微... 现代先进微处理器有非常高的集成度和复杂度，又有寄存器堆、 Ｃａｃｈｅ等嵌入式部件，而且芯片管脚数相对较少，必须要有一定的自测试设计和其它的可测试性设计来简化测试代码，提高故障覆盖率。本文简要讨论了 Ｎ Ｒ Ｓ４０００ 微处理器芯片的以边界扫描测试为主体，以自测试为补充的可测试性设计框架。着重介绍了芯片的边界扫描设计和芯片中译码控制器 Ｐ Ｌ Ａ 和微程序 Ｒ Ｏ Ｍ 以及采用内嵌 Ｒ Ａ Ｍ 结构的指令 Ｃａｃｈｅ 和寄存器堆的内建自测试设计。结果表明，这些可测试性设计大大缩短了测试代码的长度。 展开更多

关键词 微处理器 测试 边界扫描 可测试性设计 NRS4000

在线阅读 下载PDF 职称材料

VLSI边界扫描测试故障诊断及其策略研究 被引量：2

9

作者 倪军 杨建宁 +1 位作者 成立 徐丽红 《半导体技术》 CAS CSCD 北大核心 2006年第8期583-587,共5页

介绍了支持JTAG标准的IC芯片结构和故障测试的4-wire串行总线,以及运用边界扫描故障诊断的原理。实验中分析了IC故障类型、一般故障诊断流程和进行扫描链本身完整性测试的方案,并提出了一种外加测试码向量生成的算法。该故障诊断策略通... 介绍了支持JTAG标准的IC芯片结构和故障测试的4-wire串行总线,以及运用边界扫描故障诊断的原理。实验中分析了IC故障类型、一般故障诊断流程和进行扫描链本身完整性测试的方案,并提出了一种外加测试码向量生成的算法。该故障诊断策略通过两块xc9572pc84芯片互连PCB板的实现方法进行验证,体现了该策略对于芯片故障定位准确、测试效率高、控制逻辑简便易行的优越性。 展开更多

关键词 JTAG标准 边界扫描结构 测试总线 故障诊断 可测性设计

在线阅读 下载PDF 职称材料

故障测试结构与调试结构的一体化设计 被引量：4

10

作者 李少青 邓勤学 《计算机工程与科学》 CSCD 2006年第8期99-100,110,共3页

可测性设计与调试结构设计一般是分别进行的,所需额外硬件资源都较大;然而,它们都是基于扫描技术而展开的,类似的设计结构对硬件资源是很大的浪费。整合测试逻辑和调试逻辑可以很好地降低故障测试和调试在硬件设计和验证等方面的开销,... 可测性设计与调试结构设计一般是分别进行的,所需额外硬件资源都较大;然而,它们都是基于扫描技术而展开的,类似的设计结构对硬件资源是很大的浪费。整合测试逻辑和调试逻辑可以很好地降低故障测试和调试在硬件设计和验证等方面的开销,节约设计制造成本。本文将介绍一种故障测试与追踪调试一体化结构,它在保证接近100%故障覆盖率的前提下,同时提供从JTAG端口观察和置位任一内部寄存器的强大追踪调试能力。 展开更多

关键词 可测试性设计 追踪调试 故障测试 边界扫描

在线阅读 下载PDF 职称材料

雷达系统级测试的边界扫描方法 被引量：2

11

作者 杨学贤 张群英 韩月秋 《北京理工大学学报》 EI CAS CSCD 2000年第2期232-235,共4页

研究雷达机内自测试BIT（builtintest）的实现及雷达系统级测试．依据结构可测性设计方法，采用可编程逻辑器件设计电路板级测试单元，把芯片级边界扫描扩展到雷达系统级测试，并将该方法应用到雷达信号处理机中．给出了板级边界扫描结... 研究雷达机内自测试BIT（builtintest）的实现及雷达系统级测试．依据结构可测性设计方法，采用可编程逻辑器件设计电路板级测试单元，把芯片级边界扫描扩展到雷达系统级测试，并将该方法应用到雷达信号处理机中．给出了板级边界扫描结构和系统级测试的组成结构．雷达信号处理机系统级检测结果表明提出边界扫描测试在系统级应用是可行的．雷达系统级测试的边界扫描方法设计简单，所需硬件少，易于实现，具有在线测试、离线测试以及系统调试等功能，且故障覆盖率高，故障可定位到电路板级和芯片级． 展开更多

关键词 可测性设计 边界扫描 系统级测试 雷达 BIT

在线阅读 下载PDF 职称材料

多机系统调试诊断关键技术与方法研究 被引量：3

12

作者 屈婉霞 蒋句平 田宝华 《计算机工程与设计》 CSCD 北大核心 2006年第5期735-737,741,共4页

多机系统规模和复杂度的增加,给测试人员带来了新的挑战。分析了多机系统调试阶段和运行阶段便于测试和诊断的软硬件技术,提出了一种基于边界扫描技术的层次化调试网络结构,给出了通过笛卡儿乘积构造,-可诊断系统的方法以及通过预处理... 多机系统规模和复杂度的增加,给测试人员带来了新的挑战。分析了多机系统调试阶段和运行阶段便于测试和诊断的软硬件技术,提出了一种基于边界扫描技术的层次化调试网络结构,给出了通过笛卡儿乘积构造,-可诊断系统的方法以及通过预处理降低诊断难度、加快诊断速度的思想。 展开更多

关键词 可测性设计 边界扫描 系统级诊断 PMC模型 一步t-可诊断系统 顺序t-可诊断系统 测试分配 症状

在线阅读 下载PDF 职称材料

SoC中混合信号测试与可测性设计研究 被引量：1

13

作者 魏淑华 侯明金 《计算机研究与发展》 EI CSCD 北大核心 2010年第S1期190-194,共5页

SoC技术的迅速发展,对SoC中混合信号测试技术研究提出了迫切需求.分析了混合信号电路测试的各种问题,总结了常见的混合信号电路的故障诊断方法、传统的模拟和混合信号电路的测试方法.着重讨论混合信号电路的可测性设计方法,说明各种方... SoC技术的迅速发展,对SoC中混合信号测试技术研究提出了迫切需求.分析了混合信号电路测试的各种问题,总结了常见的混合信号电路的故障诊断方法、传统的模拟和混合信号电路的测试方法.着重讨论混合信号电路的可测性设计方法,说明各种方法的基本原理,并对混合信号测试技术的发展作了展望. 展开更多

关键词 混合信号 故障诊断 DFT BIST 边界扫描 IEEE1149.4

在线阅读 下载PDF 职称材料

边界扫描技术在板级可测性设计中的应用 被引量：1

14

作者 周杰 周绍磊 +1 位作者 彭贤 雷鸣 《中国测试技术》 2007年第4期77-80,共4页

硬件系统的规模越来越大,复杂程度越来越高,对其进行测试也越来越困难,边界扫描技术很好地解决了传统测试的不足。阐述了JTAG技术的基本原理,从设计方法、优化策略及实现技术等方面,对基于JTAG的PCB可测性设计进行了研究,给出了具体的... 硬件系统的规模越来越大,复杂程度越来越高,对其进行测试也越来越困难,边界扫描技术很好地解决了传统测试的不足。阐述了JTAG技术的基本原理,从设计方法、优化策略及实现技术等方面,对基于JTAG的PCB可测性设计进行了研究,给出了具体的实现方法,并实现了自动测试系统中数据采集电路板的可测性设计。结果证明该方法有效缩短了测试时间,降低了维修测试费用,具有较大的实用价值。 展开更多

关键词 电路板 边界扫描 板级测试 可测性设计 JTAG

在线阅读 下载PDF 职称材料

边缘扫描测试研究

15

作者 潘中良 陈光 《系统工程与电子技术》 EI CSCD 1996年第2期9-14,共6页

边缘扫描测试是对大规模集成电路（ＶＬＳＩ）进行测试的一种新的基于可测性设计的测试技术，能极大地降低ＶＬＳＩ测试生成的复杂性，在电路设计与测试领域，近年来得到广泛关注。本文讨论了这种测试技术的产生背景，实现方法，及与常... 边缘扫描测试是对大规模集成电路（ＶＬＳＩ）进行测试的一种新的基于可测性设计的测试技术，能极大地降低ＶＬＳＩ测试生成的复杂性，在电路设计与测试领域，近年来得到广泛关注。本文讨论了这种测试技术的产生背景，实现方法，及与常规方法相比存在的优势，并就其今后的发展将解决的问题作了研究。 展开更多

关键词 集成电路 测试 边缘扫描测试 VLSI

在线阅读 下载PDF 职称材料

基于CPCI总线的数字板边扫设计

16

作者 曹俊锋 方云 《雷达科学与技术》 北大核心 2015年第4期444-448,共5页

在数字化系统的发展中,先进FPGA和DSP等大规模集成电路得以广泛应用,其测试的困难伴随而来。以某电路板为例,进行了可测试性分析,该板应用了高端的FPGA和DSP芯片,以及CPCI总线接口,是数字化整机的典型代表。还介绍了边界扫描测试开发软... 在数字化系统的发展中,先进FPGA和DSP等大规模集成电路得以广泛应用,其测试的困难伴随而来。以某电路板为例,进行了可测试性分析,该板应用了高端的FPGA和DSP芯片,以及CPCI总线接口,是数字化整机的典型代表。还介绍了边界扫描测试开发软件Scanworks,并通过Scanworks进行了该板的测试程序集(TPS)开发,通过开发结果来看,该TPS能有效解决CPCI总线形式下数字电路板的边扫测试,能有效覆盖该板的焊接和器件类故障,对于该电路板的批量生产检测和维护有着重要的意义。 展开更多

关键词 可测试性 CPCI总线 TPS开发 边界扫描

在线阅读 下载PDF 职称材料

边界扫描测试优化算法 被引量：5

17

作者 徐丹 杨新环 晏新晃 《计算机工程》 CAS CSCD 北大核心 2009年第20期255-257,共3页

分析全0(1)+01(10)并行序列算法、极大权值极小相异性算法、自适应完备诊断算法和遗传算法4种边界扫描测试生成算法,对比其各自的优缺点。通过DEMO板互连测试,对比测试时间和紧凑性指标,结果表明遗传算法是相对最优的算法,能生成具有抗... 分析全0(1)+01(10)并行序列算法、极大权值极小相异性算法、自适应完备诊断算法和遗传算法4种边界扫描测试生成算法,对比其各自的优缺点。通过DEMO板互连测试,对比测试时间和紧凑性指标,结果表明遗传算法是相对最优的算法,能生成具有抗征兆误判能力且紧凑性较好的测试矢量。 展开更多

关键词 可测试性设计 边界扫描 测试算法

在线阅读 下载PDF 职称材料

边界扫描技术及其在电路板级测试应用 被引量：3

18

作者 张琳 周拥军 +1 位作者 刘冲 武飞 《电光与控制》 北大核心 2009年第2期60-63,共4页

介绍了边界扫描测试技术的基本原理,提出了边界扫描技术的板级测试策略和整体测试流程,并对扫描链路设计中的具体问题进行分析,最后结合可测试性设计提出了电路板设计时应遵循的原则。

关键词 边界扫描 板级测试 可测试性设计 JTAG

在线阅读 下载PDF 职称材料

基于“魂芯一号”的雷达信号处理机边扫设计 被引量：2

19

作者 王凤驰 陈常青 李正东 《雷达科学与技术》 2014年第6期645-648,共4页

"魂芯一号"(BWDSP100)芯片是一款性能优越的高端DSP处理器,适用于雷达信号处理、电子对抗、精确制导武器、通信保障等领域。针对基于4片BWDSP100芯片和2片ALTERA公司的高端FPGA芯片设计的某雷达信号处理机,用边界扫描测试技... "魂芯一号"(BWDSP100)芯片是一款性能优越的高端DSP处理器,适用于雷达信号处理、电子对抗、精确制导武器、通信保障等领域。针对基于4片BWDSP100芯片和2片ALTERA公司的高端FPGA芯片设计的某雷达信号处理机,用边界扫描测试技术设计了TPS(Test Project Set),以验证BWDSP100芯片的可测试性。同时对该雷达信号处理机的DDR2、FLASH等外围芯片进行了测试有效性验证。经过验证,不仅BWDSP100芯片具有较好的可测试性设计,外围芯片的测试效果也很好,使得该雷达信号处理机有较高的故障覆盖率。 展开更多

关键词 魂芯一号 边界扫描测试 TPS 设计 信号处理机

在线阅读 下载PDF 职称材料

一种针对多级串联模拟电路的可测性设计技术 被引量：1

20

作者 王哲 李晓光 《现代电子技术》 2010年第24期12-14,共3页

随着集成电路的发展,测试难度的增加,可测试性设计也越来越重要。针对串联结构的模拟电路提出一种可测性设计结构,该结构大大提高了电路内系统模块的可测试性,减少了需要额外引出的I/O数,同时不随内部模块数的增加而增加,并且可以与数... 随着集成电路的发展,测试难度的增加,可测试性设计也越来越重要。针对串联结构的模拟电路提出一种可测性设计结构,该结构大大提高了电路内系统模块的可测试性,减少了需要额外引出的I/O数,同时不随内部模块数的增加而增加,并且可以与数字电路的边界扫描技术相兼容,通过在Cadence下仿真,证明了该结构简单有效。 展开更多

关键词 可测性设计 边界扫描 模拟电路 测试

在线阅读 下载PDF 职称材料