基于FPGA的DDR3-SDRAM控制器用户接口设计 被引量：10

1

作者 丁宁 马游春 +1 位作者 秦丽 韩帅 《科学技术与工程》 北大核心 2014年第17期225-229,共5页

为了满足高速图像数据采集系统中对高带宽和大容量的要求,利用Virtex-7系列FPGA外接DDR3-SDRAM的设计方法,提出了一种基于Verilog-HDL语言的DDR3-SDRAM控制器用户接口设计方案。该控制器用户接口已经在Xilinx公司的VC707开发板上通过了... 为了满足高速图像数据采集系统中对高带宽和大容量的要求,利用Virtex-7系列FPGA外接DDR3-SDRAM的设计方法,提出了一种基于Verilog-HDL语言的DDR3-SDRAM控制器用户接口设计方案。该控制器用户接口已经在Xilinx公司的VC707开发板上通过了功能验证,并成功的被应用到高速图像数据采集系统中。含有该用户接口的控制器具有比一般的控制器接口带宽利用率高、可移植性强和成本低的优点,可以根据设计人员的需要被灵活地应用到不同的工程。 展开更多

关键词 ddr3-sdram控制器 用户接口 FPGA 数据存储

在线阅读 下载PDF 职称材料

基于FPGA与DDR3缓存的PAL制式图像源产生模块设计与实现 被引量：4

2

作者 杨文豪 倪文龙 +3 位作者 付强 孙舟 郭奇 钱宏文 《实验室研究与探索》 CAS 北大核心 2018年第11期96-99,共4页

为实现环境试验中产品关键性能的快速测试,模拟4路PAL制式摄像头并行输出,设计了基于FPGA与DDR3的图像源产生模块。将YCrCb格式图像源按照ITU-RBT. 656标准编码,采用ADV7393芯片实现PAL制式转换,通过分区缓存和等时轮转的方式,经由DDR3-... 为实现环境试验中产品关键性能的快速测试,模拟4路PAL制式摄像头并行输出,设计了基于FPGA与DDR3的图像源产生模块。将YCrCb格式图像源按照ITU-RBT. 656标准编码,采用ADV7393芯片实现PAL制式转换,通过分区缓存和等时轮转的方式,经由DDR3-SDRAM实现4路PAL制式图像的同步输出。经验证,该模块有效实现并行输出4路PAL制式图像数据,通过硬件电路的扩展,能够实现多台设备的4路图像源输入,进一步提高测试效率。 展开更多

关键词 现场可编程门阵列 ITU-RBT.656编码 并行设计 ddr3-sdram

在线阅读 下载PDF 职称材料

基于Kintex-7 FPGA的DDR3 SDRAM接口应用研究 被引量：14

3

作者 吴长瑞 徐建清 蒋景红 《现代电子技术》 北大核心 2017年第24期21-24,27,共5页

针对FPGA中使用DDR3进行大容量数据的缓存应用背景,采用模块化设计方法,提出基于Xilinx Kintex-7 FPGA的DDR3 SDRAM FIFO接口设计方案。在分析DDR3用户接口特点和用户接口时序的基础上,对不同读/写模式进行效率测试。借鉴标准FIFO的设... 针对FPGA中使用DDR3进行大容量数据的缓存应用背景,采用模块化设计方法,提出基于Xilinx Kintex-7 FPGA的DDR3 SDRAM FIFO接口设计方案。在分析DDR3用户接口特点和用户接口时序的基础上,对不同读/写模式进行效率测试。借鉴标准FIFO的设计思想,结合DDR3 SDRAM控制器的特点,设计遍历状态机对该FIFO接口进行读/写测试。最后,原型机平台验证了该接口不仅具有标准FIFO简单易用的功能,而且具有存储空间大等优势。 展开更多

关键词 ddr3 SDRAM FIFO FPGA 遍历状态机

在线阅读 下载PDF 职称材料

基于FPGA的DDR3 SDRAM控制器设计 被引量：14

4

作者 黄姣英 赵如豪 +1 位作者 王琪 高成 《现代电子技术》 2022年第22期68-74,共7页

存储器控制器技术研究对于大幅降低处理器访问存储器带来的时间延迟、缓解“存储墙”问题有着十分重要的意义,常规的依赖MIG IP核设计的存储器控制器难以进行访存延迟的测试。文中选取MT41K128M16JT型号DDR3 SDRAM,基于FPGA设计DDR3 SD... 存储器控制器技术研究对于大幅降低处理器访问存储器带来的时间延迟、缓解“存储墙”问题有着十分重要的意义,常规的依赖MIG IP核设计的存储器控制器难以进行访存延迟的测试。文中选取MT41K128M16JT型号DDR3 SDRAM,基于FPGA设计DDR3 SDRAM控制器的控制模块。首先研究DDR3 SDRAM的工作原理及状态转换图;接着将控制模块划分为初始化模块、刷新模块、状态产生模块、状态控制模块四部分,使用Verilog语言进行RTL级代码实现,找到关键的时序延迟接口;最后在ModelSim中完成DDR3 SDRAM控制器控制模块的仿真。仿真结果表明,初始化、刷新等模块的输出波形满足设计的时序要求,写入的数据与读出的数据一致,可有效实现对DDR3 SDRAM初始化、刷新、写、读功能的控制。DDR3 SDRAM控制器底层代码的编写为访存延迟的测试提供了可能。 展开更多

关键词 控制器设计 ddr3 SDRAM 访存延迟 仿真测试 FPGA Verilog HDL

在线阅读 下载PDF 职称材料

高速图像处理系统中DDR2-SDRAM接口的设计 被引量：15

5

作者 陈雨 陈科 安涛 《现代电子技术》 2011年第12期104-107,110,共5页

为了满足高速图像处理系统中需要高接口带宽和大容量存储的目的,采用了FPGA外接DDR2-SDRAM的设计方法,提出一种基于VHDL语言的DDR2-SDRAM控制器的方案,针对高速图像处理系统中的具体情况,在Xilinx的ML506开发板上搭建了简单的图像处理... 为了满足高速图像处理系统中需要高接口带宽和大容量存储的目的,采用了FPGA外接DDR2-SDRAM的设计方法,提出一种基于VHDL语言的DDR2-SDRAM控制器的方案,针对高速图像处理系统中的具体情况,在Xilinx的ML506开发板上搭建了简单的图像处理系统平台并进行了连续读/写标准VGA格式图像数据的实验,在显示端得到了清晰不掉帧的图像结果,具有结构简单和高速存取图像的特点。 展开更多

关键词 图像处理 ddr2-sdram控制器 FPGA 缓存设计

在线阅读 下载PDF 职称材料

DDR3时序分析与设计 被引量：7

6

作者 李晋文 胡军 +2 位作者 曹跃胜 史林森 肖立权 《计算机科学》 CSCD 北大核心 2012年第4期293-295,F0003,共4页

DDR3存储器已经成为目前服务器和计算机系统的主流应用,虽然DDR3采用双参考电压片上校准引擎、动态ODT、fly-by拓扑以及write-leveling等技术在一定程度上提高了信号完整性,但其时序的分析与设计实现仍然比较困难。针对某自研处理器及... DDR3存储器已经成为目前服务器和计算机系统的主流应用,虽然DDR3采用双参考电压片上校准引擎、动态ODT、fly-by拓扑以及write-leveling等技术在一定程度上提高了信号完整性,但其时序的分析与设计实现仍然比较困难。针对某自研处理器及服务器主板设计,简要介绍了DDR3源同步信号传输的基本原理,使用时域信号仿真工具,量化分析了DDR3系统通道中影响时序的主要因素,并对DDR3的写操作时序进行了分析与裕量计算。仿真结果表明,信号占空比失真程度随着信号ODT值的改变和同时开关的I/O数目增加加剧了3%～5%,而串扰引入的时序偏斜可达218ps。 展开更多

关键词 ddr3存储器 时序分析 仿真

在线阅读 下载PDF 职称材料

基于FPGA的DDR3控制器设计 被引量：18

7

作者 宗凯 《电子测量技术》 2017年第1期118-122,共5页

作为SDRAM的第3代动态同步存储器,DDR3以其高速率存储、大容量、低功耗以及良好的兼容性得到广泛应用。基于目前高速信号存储领域对存储性能要求越来越高,利用Virtex-7系列FPGA实现了DDR3控制器,自行设计用户接口模块有效控制数据读写。... 作为SDRAM的第3代动态同步存储器,DDR3以其高速率存储、大容量、低功耗以及良好的兼容性得到广泛应用。基于目前高速信号存储领域对存储性能要求越来越高,利用Virtex-7系列FPGA实现了DDR3控制器,自行设计用户接口模块有效控制数据读写。该DDR3控制器有效解决了目前存储器速率有限、功耗较大、带宽较低的问题。最终通过Modelsim仿真平台进行功能仿真验证,并且在硬件平台测试,验证了该控制器稳定性好,占用资源少以及可移植性强。 展开更多

关键词 ddr3 SDRAM FPGA MODELSIM

在线阅读 下载PDF 职称材料

用于DDR3访存优化的数据缓冲机制 被引量：7

8

作者 陈胜刚 付兴飞 +1 位作者 曾思 刘胜 《国防科技大学学报》 EI CAS CSCD 北大核心 2017年第6期39-44,共6页

为提高DDR3控制器访存效率,设计了基于DDR3存储器预取访问数据长度的数据缓冲机制,将访存请求分为三种基本类型并分别排队处理,降低数据丢弃和实际动态随机访问存储器访问发生次数。针对图像和视频类应用程序的实验结果表明,相对于传统... 为提高DDR3控制器访存效率,设计了基于DDR3存储器预取访问数据长度的数据缓冲机制,将访存请求分为三种基本类型并分别排队处理,降低数据丢弃和实际动态随机访问存储器访问发生次数。针对图像和视频类应用程序的实验结果表明,相对于传统先到先服务的DDR3访存控制器,该机制取得了平均21.3%、最好51.3%的性能提升,硬件开销在可接受范围内。 展开更多

关键词 ddr3控制器 访存优化 数据缓冲

在线阅读 下载PDF 职称材料

高速图像压缩系统中DDR3控制器的实现 被引量：6

9

作者 陈占良 金龙旭 +1 位作者 陶宏江 韩双丽 《电光与控制》 北大核心 2016年第8期85-88,共4页

数字遥感图像具有数据量大、实时处理等特点,为了满足实时图像处理系统对大容量和高带宽存储系统的需求,利用spartan6系列FPGA内嵌的DDR3控制器IP核实现对DDR3存储器的读写操作,把DDR3存储器复杂的读写时序操作简化为简单的用户接口。... 数字遥感图像具有数据量大、实时处理等特点,为了满足实时图像处理系统对大容量和高带宽存储系统的需求,利用spartan6系列FPGA内嵌的DDR3控制器IP核实现对DDR3存储器的读写操作,把DDR3存储器复杂的读写时序操作简化为简单的用户接口。通过介绍DDR3存储器的特点和DDR3控制器的工作原理,并对生成的DDR3控制器进行硬件测试,证明了该控制器性能稳定;通过配置参数和接口设计把该控制器成功地应用到实时图像压缩系统中,该DDR3控制器的简单接口和灵活配置,以及DDR3存储器高带宽、大容量的特点,使DDR3存储器得到了广泛的应用。 展开更多

关键词 图像处理 数据存储 图像压缩系统 FPGA ddr3控制器

在线阅读 下载PDF 职称材料

基于DDR3系统互联的信号完整性设计 被引量：16

10

作者 张超 余综 《计算机工程与设计》 CSCD 北大核心 2013年第2期616-622,共7页

针对DDR3系统互联中信号完整性和时序等问题,以某自研的自主可控计算设备为背景,详细描述了龙芯3A处理器和四片DDR3内存颗粒芯片互联的仿真分析和优化设计方案。分析了IBIS模型的结构和数据信息,介绍了一种快速验证IBIS模型准确性的方... 针对DDR3系统互联中信号完整性和时序等问题,以某自研的自主可控计算设备为背景,详细描述了龙芯3A处理器和四片DDR3内存颗粒芯片互联的仿真分析和优化设计方案。分析了IBIS模型的结构和数据信息,介绍了一种快速验证IBIS模型准确性的方案。仿真分析了一种DDR3差分时钟电路共模噪声的控制方法。利用前仿真和后仿真,分析验证了多片DDR3内存颗粒芯片在Fly-By拓扑结构下的时序和信号质量。仿真结果达到了预期目标。 展开更多

关键词 ddr3 信号完整性 IBIS模型 差分信号 Fly-By拓扑 HyperLynx仿真

在线阅读 下载PDF 职称材料

DDR3系统混合建模与协同仿真 被引量：1

11

作者 李晋文 曹跃胜 +2 位作者 胡军 史林森 肖立权 《计算机研究与发展》 EI CSCD 北大核心 2012年第S1期324-329,共6页

DDR3存储器已经成为目前服务器和计算机系统的主流应用,虽然DDR3采用双参考电压、片上校准引擎、动态ODT、fly-by拓扑以及write-leveling等技术在一定程度上提高了信号完整性,但设计实现高数据率仍然比较困难.针对某自研处理器及服务器... DDR3存储器已经成为目前服务器和计算机系统的主流应用,虽然DDR3采用双参考电压、片上校准引擎、动态ODT、fly-by拓扑以及write-leveling等技术在一定程度上提高了信号完整性,但设计实现高数据率仍然比较困难.针对某自研处理器及服务器主板设计,采用混合建模方法,建立了由芯片I/O、封装、PCB、过孔、连接器和DIMM条组成的DDR3的全通道信号完整性仿真平台,通过频域仿真,比较通道中各种无源组件引入的插损和回损,通过时域仿真,分析各组件对接收眼图的不同影响程度,实现Chip,Package,PCB的协同仿真与设计优化,达到了预期指标. 展开更多

关键词 ddr3 存储器 混合建模 协同仿真

在线阅读 下载PDF 职称材料

FT1500处理器中仿真驱动的DDR3封装设计

12

作者 黎铁军 孙岩 +1 位作者 邹京 张秀峰 《计算机工程与科学》 CSCD 北大核心 2014年第4期579-583,共5页

针对高性能微处理器封装中DDR3的信号完整性和电源完整性问题,提出了仿真驱动的封装设计方法:在设计之初通过前仿真制定准确的设计规则和目标,在设计过程中通过仿真指导设计优化,在设计完成后用后仿真验证设计结果。应用该方法设计了FT1... 针对高性能微处理器封装中DDR3的信号完整性和电源完整性问题,提出了仿真驱动的封装设计方法:在设计之初通过前仿真制定准确的设计规则和目标,在设计过程中通过仿真指导设计优化,在设计完成后用后仿真验证设计结果。应用该方法设计了FT1500芯片封装,实测结果表明,该芯片的DDR3接口可以稳定工作在1 400Mbps。 展开更多

关键词 高性能微处理器 ddr3 信号完整性 电源完整性 封装设计

在线阅读 下载PDF 职称材料

基于Spartan-6 FPGA的DDR3布线分析和测试 被引量：6

13

作者 何鹏 刘一清 《电子测量技术》 2014年第6期89-92,共4页

介绍了DDR3的特点,在自主设计的基于Spartan-6FPGA的硬件平台上完成了DDR3的布线策略分析,利用IBIS模型对PCB版图进行了仿真。结合自动化测试软件和手动测试的方法对DDR3信号进行了实际测试。测试结果达到了预期目标。

关键词 FPGA ddr3 布线分析 仿真 测试

在线阅读 下载PDF 职称材料

基于FPGA的DDR3协议解析逻辑设计 被引量：1

14

作者 谭海清 陈正国 +1 位作者 陈微 肖侬 《计算机应用》 CSCD 北大核心 2017年第5期1223-1228,1256,共7页

针对采用DDR3接口来设计的新一代闪存固态盘(SSD)需要完成与内存控制器进行通信与交互的特点,提出了基于现场可编程门阵列(FPGA)的DDR3协议解析逻辑方案。首先,介绍了DDR3内存工作原理,理解内存控制器对存储设备的控制机制;然后,设计了... 针对采用DDR3接口来设计的新一代闪存固态盘(SSD)需要完成与内存控制器进行通信与交互的特点,提出了基于现场可编程门阵列(FPGA)的DDR3协议解析逻辑方案。首先,介绍了DDR3内存工作原理,理解内存控制器对存储设备的控制机制;然后,设计了接口协议解析逻辑的总体架构,采用FPGA实现并对其中的各个关键技术点,包括时钟、写平衡、延迟控制、接口同步控制等进行详细阐述;最后,通过modelsim仿真并进行板级验证,证明了该设计的正确性和可行性。在性能方面,通过单次读写、连续读写和混合读写三种模式下的数据读写测试,取得了最高77.81%的DDR3接口带宽利用率,在实际的SSD开发过程中能够有效提高系统的访问性能。 展开更多

关键词 现场可编程门阵列 固态盘 同步时序设计 ddr3接口

在线阅读 下载PDF 职称材料

基于FPGA的DDR3 SDRAM高速图像数据采集方法 被引量：17

15

作者 隋旭阳 赖文娟 李健 《兵器装备工程学报》 CAS 北大核心 2018年第5期108-111,共4页

为满足高分辨率、高帧频图像处理领域对高速、实时数据采集与缓存的需求,结合Xilinx提供的MIG_v1.9 IP核,利用Verilog HDL语言,设计了DDR3 SDRAM控制器;引入读、写FIFO和读写逻辑控制模块,优化了接口封装;提出了一种基于DDR3 SDRAM存储... 为满足高分辨率、高帧频图像处理领域对高速、实时数据采集与缓存的需求,结合Xilinx提供的MIG_v1.9 IP核,利用Verilog HDL语言,设计了DDR3 SDRAM控制器;引入读、写FIFO和读写逻辑控制模块,优化了接口封装;提出了一种基于DDR3 SDRAM存储地址的读写控制方法,并在Kintex-7 FPGA上实现了多种分辨率的高速图像数据的采集与显示;系统测试表明:该方法可满足高速、大容量、实时数据的缓存要求,充分发挥了DDR3存储的灵活性。该方法可为多路视频源的图像存储提供参考。 展开更多

关键词 FPGA ddr3SDRAM 用户接口 数据采集 VERILOGHDL语言 XILINX

在线阅读 下载PDF 职称材料

基于Kintex⁃7 FPGA的DDR3 SDRAM高速访存控制器优化与实现 被引量：11

16

作者 李金凤 黄纬然 +1 位作者 赵雨童 郭巾男 《现代电子技术》 2021年第20期112-116,共5页

针对高速视频图像在跨时钟域数据交互中存在的帧交错及DDR3 SDRAM带宽利用率较低的问题,提出一种新的DDR3 SDRAM访存控制方法,实现多路视频数据快速、高效访存。以Kintex⁃7 FPGA为控制核心,在VIVADO MIG IP核基础上,实现读写位宽比为10... 针对高速视频图像在跨时钟域数据交互中存在的帧交错及DDR3 SDRAM带宽利用率较低的问题,提出一种新的DDR3 SDRAM访存控制方法,实现多路视频数据快速、高效访存。以Kintex⁃7 FPGA为控制核心,在VIVADO MIG IP核基础上,实现读写位宽比为10∶1的异步FIFO,并结合RAM构建读写缓存控制模块,提高DDR3 SDRAM带宽利用率。设计不完全乒乓操作,并采用分区缓存确保帧数据完整。对8路分辨率为1920×1080的RGB888视频图像数据进行并行读、写操作。实验结果表明,该系统能有效实现8路高速视频数据的访存,帧完整,系统的有效带宽利用率可达74.69%,图像帧率可达48 Hz。满足了高分辨率实时图像显示要求,克服了帧交错问题,提高了DDR3 SDRAM的有效带宽利用率,具有较强的可移植性,为进一步实现多路视频数据协同处理提供了参考。 展开更多

关键词 访存控制器 ddr3 SDRAM FPGA 异步FIFO 乒乓操作 并行设计

在线阅读 下载PDF 职称材料

基于FPGA和DDR3 SDRAM的高精度脉冲发生器设计与实现 被引量：4

17

作者 施赛烽 叶润川 +1 位作者 林雪 徐南阳 《合肥工业大学学报（自然科学版）》 CAS 北大核心 2021年第2期206-209,283,共5页

文章介绍了一种基于现场可编程门阵列(field-programmable gate array,FPGA)和第三代双倍速率同步动态随机存储器(third generation of double-data-rate synchronous dynamic random-access memory,DDR3 SDRAM)的1 ns精度脉冲发生器的... 文章介绍了一种基于现场可编程门阵列(field-programmable gate array,FPGA)和第三代双倍速率同步动态随机存储器(third generation of double-data-rate synchronous dynamic random-access memory,DDR3 SDRAM)的1 ns精度脉冲发生器的实现方案。该设计在提高精度和增加指令存储空间的同时,兼顾了2 ns精度脉冲发生器多通道、可编程、可与外部时钟同步等特点。最后,通过金刚石中的氮-空位(nitrogen-vacancy,NV)电子自旋拉比振荡实验验证了1 ns精度脉冲发生器相对于2 ns精度脉冲发生器的优越性。 展开更多

关键词 现场可编程门阵列(FPGA) 第三代双倍速率同步动态随机存储器(ddr3 SDRAM) 脉冲发生器 量子信息 拉比振荡

在线阅读 下载PDF 职称材料

基于DDR3的大容量数据缓存与传输系统设计 被引量：1

18

作者 王晨 马游春 郭鑫 《仪表技术与传感器》 CSCD 北大核心 2024年第12期71-74,79,共5页

为了解决目前数据存储系统中缓存深度不足、实用性不强等问题,设计了一种高性能数据缓存与传输系统方案。该系统以ZYNQ系列开发板AX7350作为驱动平台,设计了一种以FIFO级联+乒乓操作的大容量缓存方案,该方案增加了5.625 MB的缓存容量,... 为了解决目前数据存储系统中缓存深度不足、实用性不强等问题,设计了一种高性能数据缓存与传输系统方案。该系统以ZYNQ系列开发板AX7350作为驱动平台,设计了一种以FIFO级联+乒乓操作的大容量缓存方案,该方案增加了5.625 MB的缓存容量,极大提高了系统的缓存深度。通过UDP数据组帧的形式进行以太网数据收发,DDR3作为数据存储媒介。测试结果表明:该系统进行以太网数据传输时的平均丢包率为0.054%,该系统具有可靠性。 展开更多

关键词 ddr3 乒乓操作 以太网 ZYNQ FIFO级联 大容量缓存

在线阅读 下载PDF 职称材料

泰克公司推出面向DDR4、DDR3和DDR3L内存的实时一致性分析仪 被引量：1

19

《电子测量技术》 2013年第11期132-132,共1页

中国北京，2013年10月24日泰克公司日前宣布，推出实时内存执行验证解决方案，以提供针对JEDECDDR4、DDR3和DDR3L内存标准的更快速协议、性能及一致性分析。南泰克合作伙伴Nexus Technology开发的MCA4000协议一致性和总线协议分析仪提... 中国北京，2013年10月24日泰克公司日前宣布，推出实时内存执行验证解决方案，以提供针对JEDECDDR4、DDR3和DDR3L内存标准的更快速协议、性能及一致性分析。南泰克合作伙伴Nexus Technology开发的MCA4000协议一致性和总线协议分析仪提供长时间周期内的内存接口即时可观测性，从而提供对内存总线活动的深入洞悉，这有助于缩短调试周期和加快产品上市速度。 展开更多

关键词 协议分析仪 协议一致性 泰克公司 内存标准 ddr3 实时 时间周期 内存总线

在线阅读 下载PDF 职称材料

DDR1抑制剂与IGF-1R抑制剂联合应用及机制 被引量：1

20

作者 陆秋平 关中 +4 位作者 许耀东 张嘉良 蔡谦 彭解人 冯公侃 《中山大学学报（医学科学版）》 CAS CSCD 北大核心 2015年第6期827-832,共6页

【目的】研究盘状结构域受体(DDR1)的抑制剂3-(2-(吡唑并[1,5-a]嘧啶-6-基)乙炔基)苯甲酰胺7RH对鼻咽癌细胞的体外抗肿瘤作用及相关机制,为该药用于鼻咽癌的临床治疗提供实验依据。【方法】采用MTT法绘制细胞生长曲线,计算7RH对鼻咽癌... 【目的】研究盘状结构域受体(DDR1)的抑制剂3-(2-(吡唑并[1,5-a]嘧啶-6-基)乙炔基)苯甲酰胺7RH对鼻咽癌细胞的体外抗肿瘤作用及相关机制,为该药用于鼻咽癌的临床治疗提供实验依据。【方法】采用MTT法绘制细胞生长曲线,计算7RH对鼻咽癌细胞的半数抑制浓度(IC50值);Western Blot检测7RH引起鼻咽癌细胞中信号通路的改变,并检测Si RNA瞬时转染方法干扰DDR1后phospho-IGF-1R的改变。【结果】7RH在体外明显抑制鼻咽癌细胞的增殖并且呈浓度依赖性;7RH作用鼻咽癌细胞株CNE2和HK1的IC50值分别为2.60μmol/L与6.33μmol/L;应用7RH处理或者使用SiRNA瞬时转染方法干扰DDR1后,CNE2的IGF-1R的磷酸化水平明显增强;联用DDR1抑制剂和IGF-IR抑制剂能更有效地抑制肿瘤细胞的增殖,两者联用能更显著地抑制AKT活性。【结论】DDR1的抑制剂3-(2-(吡唑并[1,5-a]嘧啶-6-基)乙炔基)苯甲酰胺7RH能在体外有效地抑制鼻咽癌细胞的增殖。联用7RH和IGF-IR抑制剂能通过抑制PI3K/AKT通路更有效抑制鼻咽癌细胞的增殖。 展开更多

关键词 鼻咽癌 ddr1抑制剂 CNE2 IGF-1R PI3K/AKT

在线阅读 下载PDF 职称材料