基于DDR2 SDRAM的高速数据缓存技术研究 被引量：5

1

作者 吕文强 施睿 +1 位作者 任勇峰 武慧军 《电子测量技术》 2020年第18期6-10,共5页

针对高速数据传输系统中,图像数据采集的速率越来越高,而存储速率有限的问题,提出一种基于DDR2 SDRAM高速数据缓存技术。采用FPGA为主控制器,接收高速图像数据后写入DDR2 SDRAM缓存,在发送周期的空闲时间将数据读出并匹配存储设备的接... 针对高速数据传输系统中,图像数据采集的速率越来越高,而存储速率有限的问题,提出一种基于DDR2 SDRAM高速数据缓存技术。采用FPGA为主控制器,接收高速图像数据后写入DDR2 SDRAM缓存,在发送周期的空闲时间将数据读出并匹配存储设备的接收速率。为了简化对DDR2 SDRAM的操作,使用ISE软件的存储接口生成工具(MIG)生成DDR2 IP核,实现了在250 MHz时钟下对DDR2 SDRAM的读/写操作,经验证,数据无丢帧无误码,设计稳定可靠。 展开更多

关键词 FPGA ddr2 SDRAM ddr2 IP核 高速数据缓存

在线阅读 下载PDF 职称材料

基于DDR2 SDRAM缓存的CMOS图像数据采集与传输系统 被引量：11

2

作者 赵志刚 郭金川 +4 位作者 杜杨 黄建衡 牛憨笨 王健 曾清清 《仪表技术与传感器》 CSCD 北大核心 2010年第6期90-93,共4页

设计并实现了一套由大面阵CMOS图像传感器、FPGA、DDR2 SDRAM、ARM和PC机组成的CMOS图像数据采集与传输系统。该系统利用高数据带宽、大容量的DDR2 SDRAM存储器适时地对CMOS图像数据进行缓存,然后经以太网传输至PC机,从而完成图像的存... 设计并实现了一套由大面阵CMOS图像传感器、FPGA、DDR2 SDRAM、ARM和PC机组成的CMOS图像数据采集与传输系统。该系统利用高数据带宽、大容量的DDR2 SDRAM存储器适时地对CMOS图像数据进行缓存,然后经以太网传输至PC机,从而完成图像的存储、处理和显示。DDR2 SDRAM存储器的引入,增强了整个成像系统的灵活性和可扩充性。实测显示该系统能够满足对高端COMS图像传感器LUPA-4000进行远程控制和数据传输的要求。 展开更多

关键词 LUPA-4000 CMOS图像传感器 FPGA ddr2 SDRAM ARM

在线阅读 下载PDF 职称材料

基于DDR2 SDRAM的高速大容量异步FIFO的设计与实现 被引量：14

3

作者 徐欣 周舟 +1 位作者 李楠 孙兆林 《中国测试》 CAS 2009年第6期34-37,共4页

为了解决高速实时系统中海量数据的缓存问题,提出了一种基于DDR2 SDRAM的高速大容量异步FIFO设计方案。首先介绍了DDR2 SDRAM控制器和片上FIFO的原理与实现方法,基于DDR2 SDRAM的高带宽和分时复用技术设计了FIFO控制器的工作机制,最后... 为了解决高速实时系统中海量数据的缓存问题,提出了一种基于DDR2 SDRAM的高速大容量异步FIFO设计方案。首先介绍了DDR2 SDRAM控制器和片上FIFO的原理与实现方法,基于DDR2 SDRAM的高带宽和分时复用技术设计了FIFO控制器的工作机制,最后深入分析了FIFO控制器各部分的工作原理并对其进行了实验。经过测试,基于DDR2 SDRAM的FIFO实现了最高475MHz的总线速率,8～256位的总线位宽,2GB最大数据容量。该FIFO可以解决高速海量数据缓存的问题,在工程应用中有显著的参考价值。 展开更多

关键词 高速海量数据缓存 FIFO存储器 ddr2 SDRAM技术 FPGA技术 分时复用

在线阅读 下载PDF 职称材料

基于Verilog HDL的DDR2 SDRAM控制器设计 被引量：4

4

作者 周亮 王娟 +2 位作者 胡畅华 杨明武 高挺挺 《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2010年第8期1253-1256,共4页

文章对适用DDR2 SDRAM控制器的结构、接口和时序进行了深入研究与分析,总结出一些控制器的关键技术特性,然后采用了自顶向下(TOP-DOWN)的设计方法,用Verilog硬件描述语言实现控制器,随后在Modelsi m6.1上通过软件功能仿真,用Synopsys公... 文章对适用DDR2 SDRAM控制器的结构、接口和时序进行了深入研究与分析,总结出一些控制器的关键技术特性,然后采用了自顶向下(TOP-DOWN)的设计方法,用Verilog硬件描述语言实现控制器,随后在Modelsi m6.1上通过软件功能仿真,用Synopsys公司的DC进行综合,通过Altera公司的FPGA进行硬件验证,结果表明控制器能完全胜任对DDR2 SDRAM的控制。 展开更多

关键词 ddr2 SDRAM 控制器 VERILOG HDL FPGA

在线阅读 下载PDF 职称材料

高速图像处理系统中DDR2-SDRAM接口的设计 被引量：15

5

作者 陈雨 陈科 安涛 《现代电子技术》 2011年第12期104-107,110,共5页

为了满足高速图像处理系统中需要高接口带宽和大容量存储的目的,采用了FPGA外接DDR2-SDRAM的设计方法,提出一种基于VHDL语言的DDR2-SDRAM控制器的方案,针对高速图像处理系统中的具体情况,在Xilinx的ML506开发板上搭建了简单的图像处理... 为了满足高速图像处理系统中需要高接口带宽和大容量存储的目的,采用了FPGA外接DDR2-SDRAM的设计方法,提出一种基于VHDL语言的DDR2-SDRAM控制器的方案,针对高速图像处理系统中的具体情况,在Xilinx的ML506开发板上搭建了简单的图像处理系统平台并进行了连续读/写标准VGA格式图像数据的实验,在显示端得到了清晰不掉帧的图像结果,具有结构简单和高速存取图像的特点。 展开更多

关键词 图像处理 ddr2-SDRAM控制器 FPGA 缓存设计

在线阅读 下载PDF 职称材料

一种高性能DDR2控制器的设计与实现 被引量：5

6

作者 夏军 庞征斌 +2 位作者 李小芳 潘国腾 李永进 《计算机工程与科学》 CSCD 北大核心 2010年第7期62-64,98,共4页

DDR2是由JEDEC制定的新一代DDR内存技术标准。本文深入研究了DDR2的特点和规范,设计并实现了一个支持体并发和Openpage调度策略的高性能DDR2控制器。性能评测结果表明,所设计和实现的DDR2控制器能有效提高访存带宽,降低访存延迟。

关键词 ddr2 存储控制器 Openpage

在线阅读 下载PDF 职称材料

LPDDR2在LTE终端的PCB叠层结构设计 被引量：1

7

作者 林峰 黄学达 《压电与声光》 CAS CSCD 北大核心 2011年第4期657-660,共4页

研究了长期演进(LTE)终端的印刷电路板(PCB)叠层设计过程及工程上常用的材料规格,并讨论了叠层结构对阻抗、信号回路的影响。分析了在设计带有低功耗双倍数据速率(LPDDR2)芯片的LTE终端电路板时如何根据阻抗的需要设计叠层结构,并结合... 研究了长期演进(LTE)终端的印刷电路板(PCB)叠层设计过程及工程上常用的材料规格,并讨论了叠层结构对阻抗、信号回路的影响。分析了在设计带有低功耗双倍数据速率(LPDDR2)芯片的LTE终端电路板时如何根据阻抗的需要设计叠层结构,并结合实际工艺制作的情况,重点提出在设计叠层结构时应注意参数改变问题,分析了参数改变的原因及解决方法。 展开更多

关键词 长期演进(LTE) 信号回路 低功耗双倍数据速率(LPddr2) 叠层结构

在线阅读 下载PDF 职称材料

SPARC通过竞争性结合胶原蛋白抑制DDR2的活化

8

作者 卜歆 于江天 +2 位作者 张淑雅 赵虎 苏金 《细胞与分子免疫学杂志》 CAS CSCD 北大核心 2013年第8期826-828,共3页

目的探讨富含半胱氨酸的酸性分泌蛋白(SPARC)是否与盘状结构域受体2(DDR2)竞争性结合胶原蛋白,并观察SPARC对DDR2磷酸化水平的影响。方法采用转染小干扰RNA的方法下调人前列腺癌细胞PC-3中DDR2的表达,观察对该细胞中SPARC mRNA表达水平... 目的探讨富含半胱氨酸的酸性分泌蛋白(SPARC)是否与盘状结构域受体2(DDR2)竞争性结合胶原蛋白,并观察SPARC对DDR2磷酸化水平的影响。方法采用转染小干扰RNA的方法下调人前列腺癌细胞PC-3中DDR2的表达,观察对该细胞中SPARC mRNA表达水平的影响。在HEK293T细胞中同时过表达SPARC和DDR2,在有无胶原蛋白刺激的情况下,通过免疫沉淀及Western blot法检测DDR2磷酸化水平的变化。结果下调DDR2会引起SPARC mRNA和蛋白表达水平显著下降;而SPARC能够抑制胶原蛋白刺激的DDR2磷酸化。结论 SPARC很可能通过竞争性结合胶原蛋白来抑制DDR2的活化。 展开更多

关键词 ddr2 SPARC 胶原蛋白 细胞外基质

在线阅读 下载PDF 职称材料

DDR2存储系统动态匹配技术

9

作者 李永进 胡军 李小芳 《计算机研究与发展》 EI CSCD 北大核心 2007年第z1期26-30,共5页

随着同步动态随机存储器DDR2 SDRAM性能的日益提高,对存储系统的设计也提出了更高的要求.芯片内部动态电阻匹配技术是高性能DDR2存储系统设计中提高信号传输质量的关键技术.介绍了DDR2存储器中动态匹配技术的电路结构、信号反射分析以... 随着同步动态随机存储器DDR2 SDRAM性能的日益提高,对存储系统的设计也提出了更高的要求.芯片内部动态电阻匹配技术是高性能DDR2存储系统设计中提高信号传输质量的关键技术.介绍了DDR2存储器中动态匹配技术的电路结构、信号反射分析以及匹配电阻的实现,指出了采用动态匹配技术的存储系统设计中需要着重考虑的关键问题,并通过软件模拟对动态匹配电路和传统的印制板匹配电路的信号进行了分析和对比. 展开更多

关键词 信号传输 ddr2 存储系统 片内匹配

在线阅读 下载PDF 职称材料

基于DDR2存储器的FIFO设计

10

作者 占红武 胥芳 《机电工程》 CAS 2011年第10期1241-1245,共5页

针对许多应用系统对FIFO深度不断增长的需求与SRAM技术较低的存储密度之间的矛盾,提出了设计一套使用DDR2存储器,且在FPGA上实现FIFO访问控制的解决方案。设计了一个具有较低访问延迟的DDR2控制器自行实现DDR2存储器所需的自刷新、访存... 针对许多应用系统对FIFO深度不断增长的需求与SRAM技术较低的存储密度之间的矛盾,提出了设计一套使用DDR2存储器,且在FPGA上实现FIFO访问控制的解决方案。设计了一个具有较低访问延迟的DDR2控制器自行实现DDR2存储器所需的自刷新、访存调度、地址译码等操作,通过并发访问和时钟同步,提供了与典型同步FIFO存储器兼容的访问接口。重点研究DDR2标准中用于支持并行访问和信号传输的若干特性,并给出了一种低访问延迟的DDR2控制器状态机表示。所设计的FIFO接口能够支持并行数据读写,具有固定的访问周期。研究和测试结果表明,FIFO接口完全屏蔽了DDR2复杂的内部时序,能提供较高的访问速率,且深度可配置。 展开更多

关键词 先进先出 ddr2 状态机 现场可编程门阵列

在线阅读 下载PDF 职称材料

基于Spartan-6 FPGA的DDR2控制器接口设计 被引量：3

11

作者 徐文超 于意仲 +1 位作者 柴耀龙 邢卫华 《数据采集与处理》 CSCD 北大核心 2012年第S1期167-171,共5页

针对目前在高速、高精度、高存储深度的数据存储与通信系统中应用最为广泛的DDR2SDRAM存储器,利用ISE软件调用Xilinx的IP核产生Memory Controller Block(MCB),采用Verilog硬件描述语言实现对基于Xilinx公司FPGA架构的、基于工业标准的通... 针对目前在高速、高精度、高存储深度的数据存储与通信系统中应用最为广泛的DDR2SDRAM存储器,利用ISE软件调用Xilinx的IP核产生Memory Controller Block(MCB),采用Verilog硬件描述语言实现对基于Xilinx公司FPGA架构的、基于工业标准的通用DDR2SDRAM控制器接口的设计与应用,分析了DDR2SDRAM的工作原理,重点研究了DDR2SDRAM的写操作、读操作、刷新操作,并且在Xilinx公司最新的Spar-tan-6系列的FPGA平台上验证了设计的正确性与稳定性。 展开更多

关键词 ddr2 控制器 IP核 FPGA

在线阅读 下载PDF 职称材料

FPGA控制DDR2储存的光纤转换DIO板卡设计 被引量：1

12

作者 周舜民 毛瑞士 +5 位作者 杨海波 赵祖龙 赵铁成 徐治国 陈玉聪 李敏 《仪表技术与传感器》 CSCD 北大核心 2019年第12期31-34,44,共5页

文中设计了通过FPGA控制带有DDR2模块可实现大量数据存储功能的光纤收发型DIO板卡。设计中直接通过光纤收发模块收发光纤上传输的数据,对光纤收发模块和FPGA进行数据通信功能直接FIFO缓存传输和采用UART格式传输的两种方法进行介绍,对D... 文中设计了通过FPGA控制带有DDR2模块可实现大量数据存储功能的光纤收发型DIO板卡。设计中直接通过光纤收发模块收发光纤上传输的数据,对光纤收发模块和FPGA进行数据通信功能直接FIFO缓存传输和采用UART格式传输的两种方法进行介绍,对DDR2的PCB布线注意事项和时序进行分析。通过DDR2缓存可以很好地防止数据传输过快来不及处理而丢失。系统中对MCB进行二次封装,对DDR2用户接口控制实现采用非满即写、非空即读的方法,可以很好地实现MCB读取DDR2有效带宽最大化,也方便移植到其他DDR控制平台上实现。最后对整个系统进行硬件平台的验证。 展开更多

关键词 FPGA ddr2 光纤收发模块 UART MCB FIFO

在线阅读 下载PDF 职称材料

基于DDR2 SDRAM的SAR成像转置存储器的FPGA实现 被引量：1

13

作者 白海龙 全英汇 +1 位作者 王虹现 王彤 《现代电子技术》 2008年第1期48-50,56,共4页

转置存储器(CTM)是合成孔径雷达(SAR)实时处理器的一个重要组成部分,本文提出了在基于FPGA和DDR2 SDRAM的实时成像系统中CTM的设计方法,详述了其功能和设计思想,并使用ALTERA的EP2S60F1020C5 FPGA和SAMSUNG的M378T6553CZ3 DDR2 SDRAM进... 转置存储器(CTM)是合成孔径雷达(SAR)实时处理器的一个重要组成部分,本文提出了在基于FPGA和DDR2 SDRAM的实时成像系统中CTM的设计方法,详述了其功能和设计思想,并使用ALTERA的EP2S60F1020C5 FPGA和SAMSUNG的M378T6553CZ3 DDR2 SDRAM进行了实现和验证,同时给出了设计与实现中应注意的若干问题。 展开更多

关键词 转置存储器 合成孔径雷达 可编程逻辑器件 ddr2 SDRAM控制器

在线阅读 下载PDF 职称材料

基于DDR2的DSO分区交替深存储技术研究 被引量：1

14

作者 彭伟 张沁川 袁渊 《电子测量技术》 2013年第8期24-27,共4页

具有深存储功能的数字存储示波器(DSO),能够将大量的采集数据存储下来,大大提高了采集到的波形数据的信息含量,能够很好的再现波形细节,为工程师分析信号、解决问题提供了极大的便利。设计采用FPGA外挂DDR2SDRAM颗粒的方式来存储采集数... 具有深存储功能的数字存储示波器(DSO),能够将大量的采集数据存储下来,大大提高了采集到的波形数据的信息含量,能够很好的再现波形细节,为工程师分析信号、解决问题提供了极大的便利。设计采用FPGA外挂DDR2SDRAM颗粒的方式来存储采集数据,并利用FPGA内部的MCBIP核来控制其读写和刷新。以此为基础,研究了基于DDR2SDRAM颗粒的基本深存储设计方案,提出了分区交替深存储技术,并分析了该技术对提升DSO深存储性能的作用及具体实现方法。该技术解决了示波器停止状态下读取DDR2SDRAM颗粒数据与写DDR2SDRAM颗粒之间的矛盾,并在实际测试中取得了很好的效果。 展开更多

关键词 深存储 ddr2SDRAM MCB 分区交替存储

在线阅读 下载PDF 职称材料

DDR2 SDRAM控制器的FPGA实现 被引量：13

15

作者 须文波 胡丹 《江南大学学报（自然科学版）》 CAS 2006年第2期145-148,共4页

龙芯SoC第一版本(ICT-E32)中集成的是SDRAM控制器,但鉴于SDRAM性能的限制,使其成为提高龙芯SoC性能的瓶颈.为了进一步提高龙芯SoC性能,在新一款中集成了DDR2控制器.因为DDR2采用了新技术,使其实现相对于SDRAM更为复杂,因此预先在FPGA上... 龙芯SoC第一版本(ICT-E32)中集成的是SDRAM控制器,但鉴于SDRAM性能的限制,使其成为提高龙芯SoC性能的瓶颈.为了进一步提高龙芯SoC性能,在新一款中集成了DDR2控制器.因为DDR2采用了新技术,使其实现相对于SDRAM更为复杂,因此预先在FPGA上对其进行实现,以方便对其在整个SoC设计中的集成.目前,该控制器已经通过功能仿真,并在Xilinx公司的Virtex-4系列FPGA上得以实现. 展开更多

关键词 龙芯SoC 现场可编程逻辑门阵列 第二代DDR同步动态内存

在线阅读 下载PDF 职称材料

DDR2 SDRAM控制器的数据通道设计

16

作者 吕亮 王厚军 付在明 《电子测量技术》 2011年第11期89-92,共4页

在DDR2SDRAM控制器的设计中,用户端与DDR2存储器端之间数据通道的设计是提高数据传输率的关键,也是控制器设计中的难点。首先简单介绍了DDR2SDRAM控制器的整体结构,然后分析了DDR2存储器的读写时序过程,并提出了双向数据DQ与同步信号DQ... 在DDR2SDRAM控制器的设计中,用户端与DDR2存储器端之间数据通道的设计是提高数据传输率的关键,也是控制器设计中的难点。首先简单介绍了DDR2SDRAM控制器的整体结构,然后分析了DDR2存储器的读写时序过程,并提出了双向数据DQ与同步信号DQS的相位关系要求,最后在阐述了数据通道要求实现的具体功能后直接使用Altera公司提供的IP核设计了1种高速数据通道,并在时序仿真后在硬件平台上通过了验证。 展开更多

关键词 ddr2 SDRAM 控制器 数据通道 IP核

在线阅读 下载PDF 职称材料

基于DDR2的二维波形映射技术研究与实现

17

作者 许根泉 叶芃 邱渡裕 《电子测量技术》 2011年第9期54-57,共4页

波形捕获率是衡量示波器波形采集性能的1个重要指标,提高示波器的波形捕获率有助于提高对偶发信号的捕获能力。利用FPGA内部RAM资源或者外挂高速RAM作为映射缓冲区这一做法已经被广泛采用,但是成本高、局限性大。基于DDR2 SDRAM读写速... 波形捕获率是衡量示波器波形采集性能的1个重要指标,提高示波器的波形捕获率有助于提高对偶发信号的捕获能力。利用FPGA内部RAM资源或者外挂高速RAM作为映射缓冲区这一做法已经被广泛采用,但是成本高、局限性大。基于DDR2 SDRAM读写速度快、容量大、器件成熟的优点,设计了1种采集与显示并行处理的二维波形图像处理单元(WGPU)。映射结果表明利用本设计可以大大提高示波器的波形捕获率,改善示波器对偶发信号的捕获能力。 展开更多

关键词 死区时间 波形捕获率 ddr2SDRAM 状态机

在线阅读 下载PDF 职称材料

用于空间遥感相机模拟源系统的DDR2 SDRAM高速存储电路设计

18

作者 倪建军 李涛 王建宇 《中国科学院大学学报（中英文）》 CAS CSCD 北大核心 2013年第5期682-687,共6页

为了满足空间遥感相机电子学系统的功能验证需求,设计了一套由FPGA和DDR2 SDRAM等组成的空间遥感相机模拟源系统.针对DDR2 SDRAM在设计时的难度,从提高信号完整性出发,对DDR2 SDRAM的阻抗匹配形式和匹配电阻位置进行详细分析,并对PCB布... 为了满足空间遥感相机电子学系统的功能验证需求,设计了一套由FPGA和DDR2 SDRAM等组成的空间遥感相机模拟源系统.针对DDR2 SDRAM在设计时的难度,从提高信号完整性出发,对DDR2 SDRAM的阻抗匹配形式和匹配电阻位置进行详细分析,并对PCB布局布线及FPGA管脚约束设计给出可行性设计方案.实验结果表明,按照提出的设计方法,DDR2 SDRAM不论采用单端或差分时钟工作,均可保证数据以320 Mbps/pin来传输,信号质量依然理想. 展开更多

关键词 现场可编程门阵列 双倍速率同步动态随机存储器 管脚约束 空间遥感相机模拟源系统

在线阅读 下载PDF 职称材料

Microchip推出用于DDR2及DDR3 DIMM模块的SPD EEPROM

19

《半导体技术》 CAS CSCD 北大核心 2008年第4期375-375,共1页

2008年3月19日，Microchip公司宣布推出全新系列串行存在检测（serial presence detect，简称SPD）EEPROM器件。它们既能支持现今高速个人计算机中最新的双倍数据速率（DDR2）DIMM模块，还可支持未来的DDR3 DIMM模块。新器件编号分别为3... 2008年3月19日，Microchip公司宣布推出全新系列串行存在检测（serial presence detect，简称SPD）EEPROM器件。它们既能支持现今高速个人计算机中最新的双倍数据速率（DDR2）DIMM模块，还可支持未来的DDR3 DIMM模块。新器件编号分别为34AA02、34LC02以及34VL02（34XX02），符合SPD EEPROM器件最新的JEDEC标准，其中34VL02可支持业界任何一款SPD EEPROM的最低工作电压范围（1．5～3．6V）。 展开更多

关键词 Microchip公司 EEPROM SPD M模块 DIM ddr2 presence JEDEC标准

在线阅读 下载PDF 职称材料

英飞凌推出全球首款应用于次笔记型电脑的DDR2内存模块

20

《半导体技术》 CAS CSCD 北大核心 2004年第9期J008-J008,共1页

关键词 英飞凌公司 ddr2 内存 笔记本电脑

在线阅读 下载PDF 职称材料