期刊文献+
共找到465篇文章
< 1 2 24 >
每页显示 20 50 100
局域网流媒体Caching代理服务器的实现 被引量:2
1
作者 谭劲 余胜生 周敬利 《计算机科学》 CSCD 北大核心 2003年第10期141-143,共3页
1概述 随着流媒体应用程序在互联网上的广泛应用,必将给Internet的负载带来巨大的变化.基于包交换的Internet不是为实时、不间断的流媒体传输而设计的,因此互联网上的流媒体系统将受到了以下4个方面的限制.
关键词 局域网 流媒体 caching 代理服务器 网络负载
在线阅读 下载PDF
一种基于Sever和Proxy流媒体流行性的Caching策略
2
作者 谭劲 余胜生 周敬利 《计算机科学》 CSCD 北大核心 2003年第4期70-72,101,共4页
1 概述经过了2000、2001两年的社区宽带网建设的高速发展后,摆在中国ISP们面前的任务是如何在已建成的宽带网上开展增值服务,许多ISP尝试在宽带网上开展流媒体(Streaming Media)服务,如视频点播VOD(Video On-Demand)系统。然而,流媒体... 1 概述经过了2000、2001两年的社区宽带网建设的高速发展后,摆在中国ISP们面前的任务是如何在已建成的宽带网上开展增值服务,许多ISP尝试在宽带网上开展流媒体(Streaming Media)服务,如视频点播VOD(Video On-Demand)系统。然而,流媒体对网络带宽和实时性的要求使得流服务器必须能够进行端对端(End-to-End)的拥塞控制和质量调整。 展开更多
关键词 Internet 拥塞控制 代理服务器 流媒体 流行性 caching策略 服务器 宽带网
在线阅读 下载PDF
一种基于分布式Caching的自适应搜索机制 被引量:1
3
作者 李鹏 蔡乐才 《现代电子技术》 2008年第10期139-141,144,共4页
针对基于Gnutella协议的非结构P2P网络中利用洪泛搜索机制进行资源搜索的网络流量大,效率低等问题,提出一种基于分布式Caching的自适应搜索机制。在使用该搜索机制的Gnutella网络中,所有的节点在逻辑上分成多层,在同一层的节点有相同的g... 针对基于Gnutella协议的非结构P2P网络中利用洪泛搜索机制进行资源搜索的网络流量大,效率低等问题,提出一种基于分布式Caching的自适应搜索机制。在使用该搜索机制的Gnutella网络中,所有的节点在逻辑上分成多层,在同一层的节点有相同的group ID,洪泛查询被限制在与group ID匹配的一层。通过实验与统一索引Caching机制比较,该搜索机制在不增加响应时间的条件下,能有效地减少网络流量,提高搜索效率。 展开更多
关键词 非结构化P2P 分布式caching 自适应搜索 GNUTELLA
在线阅读 下载PDF
符合粒子输运模拟的专用加速器体系结构
4
作者 张建民 刘津津 +1 位作者 许炜康 黎铁军 《国防科技大学学报》 北大核心 2025年第2期155-164,共10页
粒子输运模拟是高性能计算机的主要应用,对于其日益增长的计算规模需求,通用微处理器由于其单核结构复杂,无法适应程序特征,难以获得较高的性能功耗比。因此,对求解粒子输运非确定性数值模拟的程序特征进行提取与分析;基于算法特征,对... 粒子输运模拟是高性能计算机的主要应用,对于其日益增长的计算规模需求,通用微处理器由于其单核结构复杂,无法适应程序特征,难以获得较高的性能功耗比。因此,对求解粒子输运非确定性数值模拟的程序特征进行提取与分析;基于算法特征,对开源微处理器内核架构进行定制设计,包括加速器流水线结构、分支预测部件、多级Cache层次与主存设计,构建一种符合粒子输运程序特征的专用加速器体系结构。在业界通用体系结构模拟器上运行粒子输运程序的模拟结果表明,与ARM Cortex-A15相比,所提出的专用加速器体系结构在同等功耗下可获得4.6倍的性能提升,在同等面积下可获得3.2倍的性能提升。 展开更多
关键词 粒子输运模拟 专用加速器 程序特征 分支预测 多级Cache
在线阅读 下载PDF
一种高性能PCIe接口设计与实现
5
作者 张梅娟 辛昆鹏 周迁 《现代电子技术》 北大核心 2025年第8期70-74,共5页
多款处理器在PCIe 2.0×4下传输速率不足理论带宽的20%,最高仅有380 MB/s,不能满足实际应用需求。为解决嵌入式处理器PCIe接口传输速率过低的问题,设计一款高性能PCIe接口,有效提高了接口数据传输速率。经性能瓶颈系统分析,增加设计... 多款处理器在PCIe 2.0×4下传输速率不足理论带宽的20%,最高仅有380 MB/s,不能满足实际应用需求。为解决嵌入式处理器PCIe接口传输速率过低的问题,设计一款高性能PCIe接口,有效提高了接口数据传输速率。经性能瓶颈系统分析,增加设计PCIe DMA与处理器Cache一致性功能,能解决DMA传输完成后软件Cache同步耗时严重的问题,使速率提升3.8倍,达到1 450 MB/s。在硬件设计上DMA支持链表模式,通过描述符链表将分散的内存集聚起来,一次DMA启动可完成多个非连续地址内存的数据传输,并优化与改进软件驱动中分散集聚DMA实现方式,充分利用硬件Cache一致性功能,进一步提升10%的传输速率,最终达到PCIe 2.0×4理论带宽的80%。此外,该PCIe接口采用多通道DMA的设计,最大支持8路独立DMA读写通道,可应用于多核多任务并行传输数据的应用场景,更进一步提升整体数据传输带宽。经验证,该PCIe接口具有良好的稳定性和高效性,最大可支持8通道数据并行传输,且单通道传输速率可达到理论速率的80%。 展开更多
关键词 PCIe接口 DMA控制器 高速数据传输 CACHE一致性 多通道设计 分散集聚 链表模式
在线阅读 下载PDF
Rubyphi:面向gem5的Cache一致性协议自动化模型检验
6
作者 徐学政 方健 +4 位作者 梁少杰 王璐 黄安文 隋京高 李琼 《计算机工程与科学》 北大核心 2025年第7期1141-1151,共11页
Cache一致性协议是多核系统数据一致性的保障,也直接影响内存子系统的性能,一直是微处理器设计和验证的重点。Cache一致性协议的设计和优化通常需借助gem5等软件模拟器快速实现。同时,由于协议设计中存在的错误在仿真测试中具有难触发... Cache一致性协议是多核系统数据一致性的保障,也直接影响内存子系统的性能,一直是微处理器设计和验证的重点。Cache一致性协议的设计和优化通常需借助gem5等软件模拟器快速实现。同时,由于协议设计中存在的错误在仿真测试中具有难触发、难定位和难修复的特点,需借助Murphi等模型检验工具进行形式化验证。然而,基于模拟器的协议设计优化和基于模型检验的协议验证在编程语言和抽象层次上存在巨大差异,设计者需要分别进行模拟器实现和模型检验建模,这不仅增加了时间成本,也为二者的等价性带来了隐患。设计并实现了面向gem5模拟器的Cache一致性协议自动化模型检验方法Rubyphi,通过提取gem5中实现的协议,自动完成基于Murphi的模型检验建模,进而对协议进行形式化验证。实验表明,Rubyphi能够有效地完成gem5中一致性协议的建模和验证,并成功发现了2个gem5现有协议中存在的错误,相关问题和解决方案已得到社区确认。 展开更多
关键词 CACHE一致性协议 多核处理器 模型检验 形式化验证
在线阅读 下载PDF
辣椒查尔酮合成酶基因CaCHS02的克隆及功能分析 被引量:1
7
作者 王小迪 李宁 +5 位作者 高升华 尹延旭 徐凯 詹晓慧 姚明华 王飞 《辣椒杂志》 2024年第3期1-10,共10页
查尔酮合成酶(Chalcone synthase,CHS)基因在植物黄酮类物质代谢过程中发挥重要作用。为研究查尔酮合成酶基因CaCHS02在辣椒(Capsicum annuum L.)中辣椒类黄酮代谢过程中的功能,本研究分析了CaCHS02基因的基因特征、蛋白特点和基因表达... 查尔酮合成酶(Chalcone synthase,CHS)基因在植物黄酮类物质代谢过程中发挥重要作用。为研究查尔酮合成酶基因CaCHS02在辣椒(Capsicum annuum L.)中辣椒类黄酮代谢过程中的功能,本研究分析了CaCHS02基因的基因特征、蛋白特点和基因表达模式,并构建了CaCHS02过表达载体,通过农杆菌介导法获得瞬时过表达CaCHS02(35S:CaCHS02)的辣椒植株。结果发现,瞬时过表达CaCHS02的辣椒植株叶片中CaCHS02发生显著超量表达,其中编码类黄酮代谢途径中其他关键酶基因(CaCHS02、CaPAL、CaC4H、Ca4CL、CaCHI、CaFLS和CaF3H)的表达水平同步显著上调;超表达CaCHS02促进辣椒叶片中查尔酮合成酶酶活性、总黄酮含量和辣椒叶片的α-葡糖糖苷酶抑制活性的提升。研究表明,CaCHS02在辣椒类黄酮代谢过程中发挥正向调控功能,过表达CaCHS02提高了辣椒叶片的α-葡糖糖苷酶抑制活性。本研究为解析辣椒α-葡萄糖苷酶抑制剂生物合成机制奠定了基础,为选育高α-葡糖糖苷酶抑制活性的功能辣椒品种提供了理论支持。 展开更多
关键词 辣椒 查尔酮合成酶 CaCHS02 类黄酮 α-葡糖糖苷酶抑制活性
在线阅读 下载PDF
Efficient cache replacement framework based on access hotness for spacecraft processors
8
作者 GAO Xin NIAN Jiawei +1 位作者 LIU Hongjin YANG Mengfei 《中国空间科学技术(中英文)》 CSCD 北大核心 2024年第2期74-88,共15页
A notable portion of cachelines in real-world workloads exhibits inner non-uniform access behaviors.However,modern cache management rarely considers this fine-grained feature,which impacts the effective cache capacity... A notable portion of cachelines in real-world workloads exhibits inner non-uniform access behaviors.However,modern cache management rarely considers this fine-grained feature,which impacts the effective cache capacity of contemporary high-performance spacecraft processors.To harness these non-uniform access behaviors,an efficient cache replacement framework featuring an auxiliary cache specifically designed to retain evicted hot data was proposed.This framework reconstructs the cache replacement policy,facilitating data migration between the main cache and the auxiliary cache.Unlike traditional cacheline-granularity policies,the approach excels at identifying and evicting infrequently used data,thereby optimizing cache utilization.The evaluation shows impressive performance improvement,especially on workloads with irregular access patterns.Benefiting from fine granularity,the proposal achieves superior storage efficiency compared with commonly used cache management schemes,providing a potential optimization opportunity for modern resource-constrained processors,such as spacecraft processors.Furthermore,the framework complements existing modern cache replacement policies and can be seamlessly integrated with minimal modifications,enhancing their overall efficacy. 展开更多
关键词 spacecraft processors cache management replacement policy storage efficiency memory hierarchy MICROARCHITECTURE
在线阅读 下载PDF
一种带Cache加速的HyperRAM控制器设计与验证
9
作者 邹敏 鲁澳宇 +1 位作者 邹望辉 喻华 《现代电子技术》 北大核心 2024年第6期91-96,共6页
针对目前可穿戴设备上对存储设备性能要求高、体积小、功耗低等问题,在FPGA上实现了一款可拓展的高性能HyperRAM控制器,并引入Cache缓存加速设计,以提高对频繁访问数据的命中率和优化存储器访问模式,实现更高速的数据传输和优化的系统... 针对目前可穿戴设备上对存储设备性能要求高、体积小、功耗低等问题,在FPGA上实现了一款可拓展的高性能HyperRAM控制器,并引入Cache缓存加速设计,以提高对频繁访问数据的命中率和优化存储器访问模式,实现更高速的数据传输和优化的系统性能。运用UVM验证方法学和FPGA进行验证,结果表明,带有Cache缓存的HyperRAM控制器相较于普通HyperRAM,在读写连续地址时性能提高61%,并具有较好的可靠性与有效性,可为嵌入式系统提供高效、灵活的存储器解决方案。 展开更多
关键词 HyperRAM控制器 Cache缓存 可穿戴设备 存储器 UVM验证方法学 FPGA
在线阅读 下载PDF
集中管理式Web缓存系统及性能分析 被引量:10
10
作者 姜彩萍 李子木 杨凤杰 《小型微型计算机系统》 CSCD 北大核心 2004年第8期1428-1431,共4页
共享缓存文件是减少网络通信量和服务器负载的重要方法 ,本文在介绍 Web Caching技术及流行的 Web缓存通信协议 ICP的基础上 ,提出了一种集中管理式 Web缓存系统 ,该系统通过将用户的 HTTP请求 ,按照一定的算法分发到系统中某一合适的... 共享缓存文件是减少网络通信量和服务器负载的重要方法 ,本文在介绍 Web Caching技术及流行的 Web缓存通信协议 ICP的基础上 ,提出了一种集中管理式 Web缓存系统 ,该系统通过将用户的 HTTP请求 ,按照一定的算法分发到系统中某一合适的缓存服务器上 ,从而消除了缓存系统内部服务器之间庞大的通信开销及缓存处理负担 ,减少了缓存内容的冗余度 .通过分析 ,证明了集中管理式 Web缓存系统比基于 ICP的简单缓存系统具有缓存效率高、处理开销低、延迟小等优点 。 展开更多
关键词 集中管理 缓存系统 Web caching ICP HTTP
在线阅读 下载PDF
多核多线程技术综述 被引量:47
11
作者 眭俊华 刘慧娜 +1 位作者 王建鑫 秦庆旺 《计算机应用》 CSCD 北大核心 2013年第A01期239-242,261,共5页
分析了多核CPU和操作系统、并行计算以及多线程设计与开发之间的关系,结合一个新的性能评估算法,从线程并行数量、数据竞争、锁竞争、线程安全、数据传输、存储一致性等方面,详细分析了多核多线程开发中开发技术和存在的问题,并给出了... 分析了多核CPU和操作系统、并行计算以及多线程设计与开发之间的关系,结合一个新的性能评估算法,从线程并行数量、数据竞争、锁竞争、线程安全、数据传输、存储一致性等方面,详细分析了多核多线程开发中开发技术和存在的问题,并给出了对应的措施,最后简要论述和分析了多核多线程技术的发展趋势。 展开更多
关键词 多核CPU 多线程 任务调度 数据共享 锁竞争 线程安全 cache存储一致性
在线阅读 下载PDF
内存数据库关键技术研究 被引量:52
12
作者 王珊 肖艳芹 +1 位作者 刘大为 覃雄派 《计算机应用》 CSCD 北大核心 2007年第10期2353-2357,共5页
随着存储器价格的下降、64位系统的引入和广泛使用,内存数据库(MMDB)技术得到了更广泛的研究,并出现了一些原型系统和商业系统。首先对比了内存数据库与磁盘数据库在查询处理、索引技术等几个方面的差异,总结分析了内存数据库的关键技... 随着存储器价格的下降、64位系统的引入和广泛使用,内存数据库(MMDB)技术得到了更广泛的研究,并出现了一些原型系统和商业系统。首先对比了内存数据库与磁盘数据库在查询处理、索引技术等几个方面的差异,总结分析了内存数据库的关键技术和研究内容,内存数据库需要研究的问题,最后展望了未来的研究方向。 展开更多
关键词 内存数据库 内存数据库存储管理 CACHE技术
在线阅读 下载PDF
AES访问驱动Cache计时攻击 被引量:15
13
作者 赵新杰 王韬 +1 位作者 郭世泽 郑媛媛 《软件学报》 EI CSCD 北大核心 2011年第3期572-591,共20页
首先给出了访问驱动Cache计时攻击的模型,提出了该模型下直接分析、排除分析两种通用的AES加密泄漏Cache信息分析方法;然后建立了AES加密Cache信息泄露模型,并在此基础上对排除分析攻击所需样本量进行了定量分析,给出了攻击中可能遇到... 首先给出了访问驱动Cache计时攻击的模型,提出了该模型下直接分析、排除分析两种通用的AES加密泄漏Cache信息分析方法;然后建立了AES加密Cache信息泄露模型,并在此基础上对排除分析攻击所需样本量进行了定量分析,给出了攻击中可能遇到问题的解决方案;最后结合OpenSSL v.0.9.8a,v.0.9.8j中两种典型的AES实现在Windows环境下进行了本地和远程攻击共12个实验.实验结果表明,访问驱动Cache计时攻击在本地和远程均具有良好的可行性;AES查找表和Cache结构本身决定了AES易遭受访问驱动Cache计时攻击威胁,攻击最小样本量仅为13;去除T4表的OpenSSL v.0.9.8j中AES最后一轮实现并不能防御该攻击;实验结果多次验证了AES加密Cache信息泄露和密钥分析理论的正确性. 展开更多
关键词 高级加密标准 访问驱动 CACHE计时攻击 远程攻击 OPENSSL
在线阅读 下载PDF
面向多核多线程的移动对象连续K近邻查询 被引量:11
14
作者 赵亮 景宁 +2 位作者 陈荦 廖巍 钟志农 《软件学报》 EI CSCD 北大核心 2011年第8期1805-1815,共11页
针对移动对象的多用户连续K近邻查询处理问题,结合多核多线程技术的发展,提出了一种基于多线程的两阶段多用户连续K近邻查询处理框架.将查询处理分为查询预处理阶段和查询执行阶段,分别执行数据更新任务和查询处理任务.每个阶段都设计... 针对移动对象的多用户连续K近邻查询处理问题,结合多核多线程技术的发展,提出了一种基于多线程的两阶段多用户连续K近邻查询处理框架.将查询处理分为查询预处理阶段和查询执行阶段,分别执行数据更新任务和查询处理任务.每个阶段都设计了优化cache访问命中率,并利用多线程技术提高多用户连续查询处理并行性的方法及数据结构.提出了一种查询执行阶段的查询分组技术,利用查询之间的相关性提高了算法执行时内存访问的时间局部性.基于查询处理框架和移动对象内存格网索引结构提出了K近邻查询处理算法.充分的实验结果表明,采用了多线程和cache优化技术的连续查询处理框架与其他算法相比,在性能上具有较大优势,并且在不同核心数目的CPU平台下具有较好的性能扩展性. 展开更多
关键词 移动对象 连续K近邻查询 多核多线程 CACHE优化 查询分组
在线阅读 下载PDF
针对SMS4密码算法的Cache计时攻击 被引量:12
15
作者 赵新杰 王韬 郑媛媛 《通信学报》 EI CSCD 北大核心 2010年第6期89-98,共10页
分别提出并讨论了针对SMS4加密前4轮和最后4轮的访问驱动Cache计时分析方法,设计间谍进程在不干扰SMS4加密前提下采集加密前4轮和最后4轮查表不可能访问Cache组集合信息并转化为索引值,然后结合明文或密文对密钥的不可能值进行排除分析... 分别提出并讨论了针对SMS4加密前4轮和最后4轮的访问驱动Cache计时分析方法,设计间谍进程在不干扰SMS4加密前提下采集加密前4轮和最后4轮查表不可能访问Cache组集合信息并转化为索引值,然后结合明文或密文对密钥的不可能值进行排除分析,最终恢复SMS4初始密钥。实验结果表明多进程共享Cache存储器空间方式和SMS4查找表结构决定其易遭受Cache计时攻击威胁,前4轮和最后4轮攻击均在80个样本左右恢复128bit SMS4完整密钥,应采取一定的措施防御该类攻击。 展开更多
关键词 SMS4 访问驱动 CACHE计时攻击 Cache组 查表索引
在线阅读 下载PDF
分组密码Cache攻击技术研究 被引量:18
16
作者 赵新杰 王韬 +1 位作者 郭世泽 刘会英 《计算机研究与发展》 EI CSCD 北大核心 2012年第3期453-468,共16页
近年来,Cache攻击已成为微处理器上分组密码实现的最大安全威胁,相关研究是密码旁路攻击的热点问题.对分组密码Cache攻击进行了综述.阐述了Cache工作原理及Cache命中与失效旁路信息差异,分析了分组密码查表Cache访问特征及泄露信息,从... 近年来,Cache攻击已成为微处理器上分组密码实现的最大安全威胁,相关研究是密码旁路攻击的热点问题.对分组密码Cache攻击进行了综述.阐述了Cache工作原理及Cache命中与失效旁路信息差异,分析了分组密码查表Cache访问特征及泄露信息,从攻击模型、分析方法、研究进展3个方面评述了典型的分组密码Cache攻击技术,并对Cache攻击的发展特点进行了总结,最后指出了该领域研究存在的问题,展望了未来的研究方向. 展开更多
关键词 微处理器 分组密码 Cache攻击 旁路攻击 查找S盒 物理安全性
在线阅读 下载PDF
一种新的针对AES的访问驱动Cache攻击 被引量:5
17
作者 赵新杰 王韬 +2 位作者 矫文成 郑媛媛 陈财森 《小型微型计算机系统》 CSCD 北大核心 2009年第4期797-800,共4页
Cache访问"命中"和"失效"会产生时间和能量消耗差异,这些差异信息已经成为加密系统的一种信息隐通道,密码界相继提出了计时Cache攻击、踪迹Cache攻击等Cache攻击方法.针对AES加密算法,提出一种新的Cache攻击-访问驱... Cache访问"命中"和"失效"会产生时间和能量消耗差异,这些差异信息已经成为加密系统的一种信息隐通道,密码界相继提出了计时Cache攻击、踪迹Cache攻击等Cache攻击方法.针对AES加密算法,提出一种新的Cache攻击-访问驱动Cache攻击,攻击从更细的粒度对Cache行为特征进行观察,利用间谍进程采集AES进程加密中所访问Cache行信息,通过直接分析和排除分析两种方法对采集信息进行分析,在大约20次加密样本条件下就可成功推断出128位完整密钥信息. 展开更多
关键词 访问驱动 Cache攻击 Cache命中 旁路攻击 AES
在线阅读 下载PDF
针对AES和CLEFIA的改进Cache踪迹驱动攻击 被引量:10
18
作者 赵新杰 郭世泽 +1 位作者 王韬 刘会英 《通信学报》 EI CSCD 北大核心 2011年第8期101-110,共10页
通过分析"Cache失效"踪迹信息和S盒在Cache中不对齐分布特性,提出了一种改进的AES和CLEFIA踪迹驱动攻击方法。现有攻击大都假定S盒在Cache中对齐分布,针对AES和CLEFIA的第1轮踪迹驱动攻击均不能在有限搜索复杂度内获取第1轮... 通过分析"Cache失效"踪迹信息和S盒在Cache中不对齐分布特性,提出了一种改进的AES和CLEFIA踪迹驱动攻击方法。现有攻击大都假定S盒在Cache中对齐分布,针对AES和CLEFIA的第1轮踪迹驱动攻击均不能在有限搜索复杂度内获取第1轮扩展密钥。研究表明,在大多数情况下,S盒在Cache中的分布是不对齐的,通过采集加密中的"Cache失效"踪迹信息,200和50个样本分别经AES第1轮和最后1轮分析可将128bit AES主密钥搜索空间降低到216和1,80个样本经CLEFIA第1轮分析可将128bit CLEFIA第1轮扩展密钥搜索空间降低到216,220个样本经前3轮分析可将128bit CLEFIA主密钥搜索空间降低到216,耗时不超过1s。 展开更多
关键词 AES CLEFIA 踪迹驱动 Cache攻击 查表索引
在线阅读 下载PDF
移动P2P网络的协作缓存优化策略 被引量:15
19
作者 牛新征 佘堃 +1 位作者 秦科 周明天 《计算机研究与发展》 EI CSCD 北大核心 2008年第4期656-665,共10页
移动P2P网络具有拓扑动态多变、节点资源有限、网络资源短缺的特点.如何合理地、高效地使用移动节点提供的协作缓存资源、增加移动节点间的协作来减少移动P2P的网络时延、节省带宽、防止拥塞是一个关键问题.深入研究了有限协作缓存——C... 移动P2P网络具有拓扑动态多变、节点资源有限、网络资源短缺的特点.如何合理地、高效地使用移动节点提供的协作缓存资源、增加移动节点间的协作来减少移动P2P的网络时延、节省带宽、防止拥塞是一个关键问题.深入研究了有限协作缓存——Cache资源的替换策略、重要数据的及时缓存和Cache资源的充分使用问题.并根据蚁群算法的思路,提出了一种基于信息素的Cache替换算法,建立了选取适当存储空间作为Cache的数学模型和推导.理论分析和仿真数据表明该算法能有效提高协作Cache资源的使用率,促进了移动节点间的协作,提高了移动节点从邻居节点获得资源的成功率,并减少了协作Cache资源请求的平均响应时间. 展开更多
关键词 移动P2P网络 Cache预测 预取 蚁群算法 信息素 协作缓存
在线阅读 下载PDF
图形处理器低功耗设计技术研究 被引量:9
20
作者 田泽 张骏 +2 位作者 许宏杰 郭亮 黎小玉 《计算机科学》 CSCD 北大核心 2013年第06A期210-216,共7页
图形处理器(GPU)以其强大的图形加速性能以及在通用计算领域的出色表现正在被越来越广泛地应用。但随着芯片规模和集成度的不断提升,单个GPU芯片的功耗已经高达376W,是高端通用处理器的2~3倍。高功耗带来的可靠性、稳定性以及芯片成本... 图形处理器(GPU)以其强大的图形加速性能以及在通用计算领域的出色表现正在被越来越广泛地应用。但随着芯片规模和集成度的不断提升,单个GPU芯片的功耗已经高达376W,是高端通用处理器的2~3倍。高功耗带来的可靠性、稳定性以及芯片成本问题使"功耗墙"已经成为未来GPU设计过程中需要突破的关键问题之一。立足于体系结构层次,结合图形处理器的渲染流水线的结构特点,从深度测试和消隐、染色器数据通路、纹理映射和压缩、渲染策略、寄存器文件和片上Cache等角度描述了图形处理器的低功耗设计技术,并指出了GPU低功耗设计技术的进一步研究方向。 展开更多
关键词 图形处理器 低功耗 渲染 CACHE
在线阅读 下载PDF
上一页 1 2 24 下一页 到第
使用帮助 返回顶部