期刊文献+
共找到23篇文章
< 1 2 >
每页显示 20 50 100
带温度补偿的低功耗CMOS环形压控振荡器设计 被引量:6
1
作者 李小飞 刘宏 +2 位作者 袁圣越 汪明亮 田彤 《现代电子技术》 北大核心 2015年第18期98-101,共4页
基于UMC 65 nm CMOS工艺,设计了一款应用于锁相环频率综合器中的带温度补偿的低功耗CMOS环形压控振荡器。环形压控振荡器采用3级交叉耦合延时单元构成。仿真结果表明,压控振荡器输出频率范围为735~845 MHz;在温度补偿下,温度变化从-60~1... 基于UMC 65 nm CMOS工艺,设计了一款应用于锁相环频率综合器中的带温度补偿的低功耗CMOS环形压控振荡器。环形压控振荡器采用3级交叉耦合延时单元构成。仿真结果表明,压控振荡器输出频率范围为735~845 MHz;在温度补偿下,温度变化从-60~100oC时,振荡器输出频率漂移中心频率790 MHz±10 MHz;当振荡频率为790 MHz时,在偏离其中心频率1 MHz处,压控振荡器的相位噪声为-99 d Bc/Hz;1.2 V电源供电情况下,压控振荡器的功耗为0.96 m W;版图面积约为0.005 mm^2。 展开更多
关键词 低功耗 cmos环形压控振荡器 温度补偿 系统设计
在线阅读 下载PDF
RFCMOS、BiCMOS的新进展(四)——振荡器、混频器与频率综合器
2
作者 李永 赵正平 《半导体技术》 北大核心 2025年第11期1093-1106,共14页
当今信息社会已进入通用人工智能时代,大数据呈指数规律增长,不但要求数据处理速度高速增长,同时也要求数据的传输带宽更宽,推动数据载波的频率向射频(RF)的高端发展。Si基RFCMOS和RFBiCMOS集成电路(IC)具有体积小、功耗低、易于集成等... 当今信息社会已进入通用人工智能时代,大数据呈指数规律增长,不但要求数据处理速度高速增长,同时也要求数据的传输带宽更宽,推动数据载波的频率向射频(RF)的高端发展。Si基RFCMOS和RFBiCMOS集成电路(IC)具有体积小、功耗低、易于集成等优点,相应呈现高速发展的态势。综述了Si基RFCMOS和RFBiCMOS的最新进展和发展态势,主要包括低噪声放大器与接收前端,射频-直流整流器与射频能量收集器,功率放大器、RF信号放大器与发射机,振荡器、混频器与频率综合器,移相器、开关、集成无源元件和相控阵,RF专用集成电路(ASIC)和微系统集成等七个RFIC发展的主要方面,凝练了各类RFIC的发展趋势和关键技术创新点。 展开更多
关键词 射频(RF)cmos RF Bicmos 放大器 收/发机 RF能量收集器 振荡器 频率综合器 移相器 微系统集成
在线阅读 下载PDF
用积累型MOS变容管实现的2.4GHz0.25μm CMOS全集成压控振荡器 被引量:1
3
作者 王文骐 池懿 李长生 《微波学报》 CSCD 北大核心 2005年第B04期104-106,共3页
基于TSMC0.25μmCMOS工艺,将一个普通MOS管改进为工作在积累区的MOS变容管,实现了一工作于2.4GHz的全集成压控振荡器(VCO)。测试结果表明,采用积累型MOS变容管的VCO具有较大的调谐范围。在2.5V工作电压下,控制电压从0~2.2V,... 基于TSMC0.25μmCMOS工艺,将一个普通MOS管改进为工作在积累区的MOS变容管,实现了一工作于2.4GHz的全集成压控振荡器(VCO)。测试结果表明,采用积累型MOS变容管的VCO具有较大的调谐范围。在2.5V工作电压下,控制电压从0~2.2V,VCO的频率调节范围为2.210~2.484GHz,在2.4GHz时相位噪声为-105dBc/Hz@600kHz,输出功率为-7.55dBm,电流损耗为7mA。芯片面积约为0.35mm^2。 展开更多
关键词 cmos 振荡器(VCO) MOS变容管
在线阅读 下载PDF
CMOS可调谐环形压控振荡电路的设计
4
作者 曾德友 凌朝东 张艳红 《电力科学与技术学报》 CAS 2007年第2期72-75,共4页
介绍作为芯片内部时钟源的环形压控振荡器(VCO),采用恒流源反相器为核心,应用互补型开关作为可变电阻器,并通过控制电压来调节电阻值,从而达到频率可调谐的目的.在Cadence Spectre下采用CSMC 0.6μm CMOS工艺进行仿真模拟,得到调谐范... 介绍作为芯片内部时钟源的环形压控振荡器(VCO),采用恒流源反相器为核心,应用互补型开关作为可变电阻器,并通过控制电压来调节电阻值,从而达到频率可调谐的目的.在Cadence Spectre下采用CSMC 0.6μm CMOS工艺进行仿真模拟,得到调谐范围为3-1.0 MHz波形较好的信号.该电路易于集成、功耗低. 展开更多
关键词 环形振荡器 互补型开关 CSMC0.6μm cmos 时钟源
在线阅读 下载PDF
适合宽输出范围频率综合器的CMOS压控振荡器电路
5
作者 何波 沈力为 杨莲兴 《半导体技术》 CAS CSCD 北大核心 2004年第12期48-51,共4页
设计了一种基于锁相环宽输出范围(10 ~ 160M)的频率综合器,着重介绍了其中的压控振荡器(VCO)部分,采用单端、电流控制型的环振,使之在整个输出范围内,即0 ~ 120 ℃、工艺的ss ~ ffcorner,增益(Kvco)的变化在3倍以内。无需根据输出频率... 设计了一种基于锁相环宽输出范围(10 ~ 160M)的频率综合器,着重介绍了其中的压控振荡器(VCO)部分,采用单端、电流控制型的环振,使之在整个输出范围内,即0 ~ 120 ℃、工艺的ss ~ ffcorner,增益(Kvco)的变化在3倍以内。无需根据输出频率对电荷泵的充、放电电流或环路滤波器中的电阻作不同设置,环路的衰减因子就可控制在可接受的范围内,并降低了对其它环路参数的要求。设计基于标准0.6μm N-WELL CMOS 工艺,5V供电。 展开更多
关键词 振荡器 电流制型环振 cmos锁相环 频率综合器
在线阅读 下载PDF
基于电感峰值技术的环形压控振荡器设计 被引量:3
6
作者 梁仲凯 罗胜钦 《电子测量技术》 2010年第5期4-6,21,共4页
为解耦RC常数的限制,将电感峰值技术应用于环形振荡器中。对传统的环形振荡器结构进行改进,设计了两款GHz级别的CMOS环形压控振荡器(VCO)。采用0.13μmCMOS制造工艺,在0.13V电源电压下进行Spice仿真。仿真测试结果表明,两个应用了电感... 为解耦RC常数的限制,将电感峰值技术应用于环形振荡器中。对传统的环形振荡器结构进行改进,设计了两款GHz级别的CMOS环形压控振荡器(VCO)。采用0.13μmCMOS制造工艺,在0.13V电源电压下进行Spice仿真。仿真测试结果表明,两个应用了电感峰值技术的VCO均有很高的振荡频率,分别达到3~7.5GHz和7.5~8.6GHz,还具有良好的线性度及抑制电源纹波的能力,电源电压波动敏感度分别为0.015%/1%@2.65GHz和0.024%/1%@8.43GHz。 展开更多
关键词 振荡器 环形振荡器 电感峰值技术
在线阅读 下载PDF
RF CMOS、BiCMOS的新进展(一)——低噪声放大器与接收前端
7
作者 李永 赵正平 《半导体技术》 北大核心 2025年第8期757-772,共16页
当今信息社会已进入通用人工智能时代,大数据呈指数规律增长,不但要求数据处理速度高速增长,同时也要求数据的传输带宽更宽,推动数据载波的频率向射频(RF)的高端发展。Si基RF CMOS和RF BiCMOS集成电路(IC)具有体积小、功耗低、易于集成... 当今信息社会已进入通用人工智能时代,大数据呈指数规律增长,不但要求数据处理速度高速增长,同时也要求数据的传输带宽更宽,推动数据载波的频率向射频(RF)的高端发展。Si基RF CMOS和RF BiCMOS集成电路(IC)具有体积小、功耗低、易于集成等优点,相应呈现高速发展的态势。综述了Si基RF CMOS和RF BiCMOS的最新进展和发展态势,主要包括低噪声放大器与接收前端,射频-直流整流器与射频能量收集器,功率放大器、RF信号放大器与发射机,振荡器、混频器与频率综合器,移相器、开关、集成无源元件和相控阵,RF专用集成电路(ASIC)和微系统集成等七个RF IC发展的主要方面,凝练了各类RF IC的发展趋势和关键技术创新点。 展开更多
关键词 射频(RF)cmos RF Bicmos 放大器 收/发机 RF能量收集器 振荡器 频率综合器 移相器 微系统集成
在线阅读 下载PDF
RF CMOS、BiCMOS的新进展(三)——功率放大器、RF信号放大器与发射机
8
作者 李永 赵正平 《半导体技术》 北大核心 2025年第10期981-994,共14页
当今信息社会已进入通用人工智能时代,大数据呈指数规律增长,不但要求数据处理速度高速增长,同时也要求数据的传输带宽更宽,推动数据载波的频率向射频(RF)的高端发展。Si基RF CMOS和RF BiCMOS集成电路(IC)具有体积小、功耗低、易于集成... 当今信息社会已进入通用人工智能时代,大数据呈指数规律增长,不但要求数据处理速度高速增长,同时也要求数据的传输带宽更宽,推动数据载波的频率向射频(RF)的高端发展。Si基RF CMOS和RF BiCMOS集成电路(IC)具有体积小、功耗低、易于集成等优点,相应呈现高速发展的态势。综述了Si基RF CMOS和RF BiCMOS的最新进展和发展态势,主要包括低噪声放大器与接收前端,射频-直流整流器与射频能量收集器,功率放大器、RF信号放大器与发射机,振荡器、混频器与频率综合器,移相器、开关、集成无源元件和相控阵,RF专用集成电路(ASIC)和微系统集成等七个RF IC发展的主要方面,凝练了各类RF IC的发展趋势和关键技术创新点。 展开更多
关键词 射频(RF)cmos RF Bicmos 放大器 收/发机 RF能量收集器 振荡器 频率综合器 移相器 微系统集成
在线阅读 下载PDF
RF CMOS、BiCMOS的新进展(二)——射频-直流整流器与射频能量收集器
9
作者 李永 赵正平 《半导体技术》 北大核心 2025年第9期885-892,共8页
当今信息社会已进入通用人工智能时代,大数据呈指数规律增长,不但要求数据处理速度高速增长,同时也要求数据的传输带宽更宽,推动数据载波的频率向射频(RF)的高端发展。Si基RF CMOS和RF BiCMOS集成电路(IC)具有体积小、功耗低、易于集成... 当今信息社会已进入通用人工智能时代,大数据呈指数规律增长,不但要求数据处理速度高速增长,同时也要求数据的传输带宽更宽,推动数据载波的频率向射频(RF)的高端发展。Si基RF CMOS和RF BiCMOS集成电路(IC)具有体积小、功耗低、易于集成等优点,相应呈现高速发展的态势。综述了Si基RF CMOS和RF BiCMOS的最新进展和发展态势,主要包括低噪声放大器与接收前端,射频-直流整流器与射频能量收集器,功率放大器、RF信号放大器与发射机,振荡器、混频器与频率综合器,移相器、开关、集成无源元件和相控阵,RF专用集成电路(ASIC)和微系统集成等七个RF IC发展的主要方面,凝练了各类RF IC的发展趋势和关键技术创新点。 展开更多
关键词 射频(RF)cmos RF Bicmos 放大器 收/发机 RF能量收集器 振荡器 频率综合器 移相器 微系统集成
在线阅读 下载PDF
2.6GHz高速CMOS环形振荡器设计
10
作者 肖乃稼 何晓雄 崔华锐 《合肥工业大学学报(自然科学版)》 CAS 北大核心 2018年第8期1059-1064,共6页
文章提出了一种偶数级环形振荡器的设计方案,中心频率为2.3GHz,利用起振电路使其能够快速起振,当环形振荡器的控制电压为1.2~2.0V时,其线性调谐范围为1.9~2.6GHz;电路设计采用TSMC0.18μm 1P6M混合信号生产工艺;利用Cadence Spectre RF... 文章提出了一种偶数级环形振荡器的设计方案,中心频率为2.3GHz,利用起振电路使其能够快速起振,当环形振荡器的控制电压为1.2~2.0V时,其线性调谐范围为1.9~2.6GHz;电路设计采用TSMC0.18μm 1P6M混合信号生产工艺;利用Cadence Spectre RF进行仿真。结果显示,在中心频率为2.3GHz、偏移载波频率为10MHz的情况下,环形振荡器的相位噪声为-112.9dBc/Hz。该电路可用于高速锁相环的设计中。 展开更多
关键词 振荡器 环形振荡器 相位噪声 偶数级 起振
在线阅读 下载PDF
一种低相位噪声LC压控振荡器的设计与实现 被引量:5
11
作者 常昌远 王绍权 +1 位作者 陈瑶 余东升 《东南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2012年第6期1052-1057,共6页
基于TSMC 0.35μm CMOS工艺,设计并实现了一种用于锁相环(PLL)频率合成器中的低相位噪声LC压控振荡器.这种压控振荡器采用互补交叉耦合差分结构,利用开关电容阵列技术增大频率调谐范围,并结合大滤波电容、二次谐波谐振滤波网络、开关电... 基于TSMC 0.35μm CMOS工艺,设计并实现了一种用于锁相环(PLL)频率合成器中的低相位噪声LC压控振荡器.这种压控振荡器采用互补交叉耦合差分结构,利用开关电容阵列技术增大频率调谐范围,并结合大滤波电容、二次谐波谐振滤波网络、开关电容阵列和偏置滤波网络来降低相位噪声.采用TSMC 0.35μm CMOS工艺完成前仿真、版图设计与后仿真,芯片面积为1 285.3μm×1 162.7μm.流片测试结果显示,LC压控振荡器的频率调谐范围为1.558~2.065 GHz,调谐范围高达28%,中心频率处的相位噪声为-133.3 dBc/Hz@1 MHz,综合性能指数为-183.3 dBc/Hz.由此表明,所设计的压控振荡器具有比较优异的综合性能. 展开更多
关键词 LC振荡器 相位噪声 开关电容阵列 cmos
在线阅读 下载PDF
基于MOS电容的压控振荡器设计 被引量:3
12
作者 窦建华 张锋 吴玺 《合肥工业大学学报(自然科学版)》 CAS CSCD 北大核心 2006年第6期721-724,共4页
传统的环形压控振荡器通常是利用控制电阻的方式来达到压控振荡的效果。文章利用容性耦合电流放大器作为压控振荡器的基本反馈单元,并在输出端增加MOS电容来控制振荡频率;分析了利用饱和区的MOS电容特性来实现压控的方法,并采用Smartsp... 传统的环形压控振荡器通常是利用控制电阻的方式来达到压控振荡的效果。文章利用容性耦合电流放大器作为压控振荡器的基本反馈单元,并在输出端增加MOS电容来控制振荡频率;分析了利用饱和区的MOS电容特性来实现压控的方法,并采用Smartspice软件和0.6μm CMOS工艺参数对该压控振荡器进行了模拟;结果表明,这种方法对电路的静态工作点影响很小,输出交流波形的频率稳定度高,有良好的线性调谐特性,达到了预期的效果。 展开更多
关键词 振荡器 环形振荡器 IMOS电容 正反馈 调谐范围
在线阅读 下载PDF
一种低噪声C类LC压控振荡器的设计 被引量:1
13
作者 葛士曾 陈德媛 张瑛 《现代电子技术》 2023年第20期13-16,共4页
为了改善压控振荡器相位噪声,基于40 nm CMOS工艺,设计一种低噪声C类LC压控振荡器。交叉耦合NMOS对管通过电流镜偏置作为电路的电流源,并采用共模反馈偏置电路使交叉耦合PMOS对管工作在饱和区,保证LC压控振荡器实现C类振荡。通过差分可... 为了改善压控振荡器相位噪声,基于40 nm CMOS工艺,设计一种低噪声C类LC压控振荡器。交叉耦合NMOS对管通过电流镜偏置作为电路的电流源,并采用共模反馈偏置电路使交叉耦合PMOS对管工作在饱和区,保证LC压控振荡器实现C类振荡。通过差分可变电容的设计,压控振荡器的增益减小,压控振荡器的相位噪声得到改善。设计了4组开关电容进行调节,增大压控振荡器的调谐范围。仿真结果表明,处于1.2 V的电压下,压控振荡器振荡频率范围在4.14~5.7 GHz,频率调谐范围变化率达到31.2%,相位噪声为-112.8 dBc/Hz。 展开更多
关键词 LC振荡器 低噪声振荡器 相位噪声 cmos 差分电变容 振荡频率 交叉耦合 共模反馈
在线阅读 下载PDF
应用于IMT-A和UWB系统的双频段开关电流源压控振荡器设计
14
作者 唐欣 黄风义 +1 位作者 唐旭升 邵明驰 《东南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2013年第3期473-477,共5页
采用TSMC 0.13μm CMOS工艺设计了一款宽带电感电容压控振荡器(LC-VCO).LC-VCO采用互补型负阻结构,输出信号对称性较好,可以获得更好的相位噪声性能.为达到宽的调谐范围,核心电路采用4 bit可重构的开关电容调谐阵列以降低调谐电路增益,... 采用TSMC 0.13μm CMOS工艺设计了一款宽带电感电容压控振荡器(LC-VCO).LC-VCO采用互补型负阻结构,输出信号对称性较好,可以获得更好的相位噪声性能.为达到宽的调谐范围,核心电路采用4 bit可重构的开关电容调谐阵列以降低调谐电路增益,并使用可变电容在每段开关电容子频带上实现调谐.此外,压控振荡器的设计采用了开关电流源、开关交叉耦合对和噪声滤波等技术,以优化电路的相位噪声、功耗、振荡幅度等性能.整个芯片(包括焊盘)面积为1.11 mm×0.98 mm.测试结果表明,在1.2 V电源电压下,UWB和IMT-A频段上压控振荡器所消耗的电流分别为3.0和5.6 mA,压控振荡器的调谐范围为3.86~5.28和3.14~3.88GHz.在振荡频率3.534和4.155 GHz上,1 MHz频偏处,压控振荡器的相位噪声分别为-122和-119 dBc/Hz. 展开更多
关键词 振荡器(VCO) cmos IMT-ADVANCED UWB 相位噪声
在线阅读 下载PDF
偶数级差分环形振荡器的稳定平衡态分析 被引量:3
15
作者 张辉 杨海钢 +2 位作者 周发标 刘飞 高同强 《电子与信息学报》 EI CSCD 北大核心 2011年第8期1969-1974,共6页
与具有奇数增益级的差分环形振荡器不同,偶数级振荡器除了具有能够起振的非稳定平衡态,还有可能在起振前处于一种稳定平衡状态从而使电路锁定不能起振。该文主要分析了这种稳定平衡状态存在的原理,同时为了避免振荡器设计中的这种风险,... 与具有奇数增益级的差分环形振荡器不同,偶数级振荡器除了具有能够起振的非稳定平衡态,还有可能在起振前处于一种稳定平衡状态从而使电路锁定不能起振。该文主要分析了这种稳定平衡状态存在的原理,同时为了避免振荡器设计中的这种风险,提出了一种振荡器起振电路,使得电路在起振前处于接近非稳定平衡态的状态,从而能够快速起振。在0.13μm 1P8M标准CMOS工艺下流片实现的4级差分环形压控振荡器(VCO)及其改进版本很好地验证了该文提出的理论和解决方法。经测试发现,第1款不带起振电路的4级VCO芯片锁定于稳定平衡态,不能起振;两种改进版本3级VCO和带起振电路的4级VCO都能够正常输出振荡信号。 展开更多
关键词 环形振荡器 振荡器 起振 偶数级
在线阅读 下载PDF
一种改进型的CMOS电荷泵锁相环电路 被引量:7
16
作者 李演明 仝倩 +4 位作者 倪旭文 邱彦章 文常保 吴凯凯 柴红 《半导体技术》 CAS CSCD 北大核心 2014年第4期248-253,共6页
设计了一种宽频率范围的CMOS锁相环(PLL)电路,通过提高电荷泵电路的电流镜镜像精度和增加开关噪声抵消电路,有效地改善了传统电路中由于电流失配、电荷共享、时钟馈通等导致的相位偏差问题。另外,设计了一种倍频控制单元,通过编程锁频... 设计了一种宽频率范围的CMOS锁相环(PLL)电路,通过提高电荷泵电路的电流镜镜像精度和增加开关噪声抵消电路,有效地改善了传统电路中由于电流失配、电荷共享、时钟馈通等导致的相位偏差问题。另外,设计了一种倍频控制单元,通过编程锁频倍数和压控振荡器延迟单元的跨导,有效扩展了锁相环的锁频范围。该电路基于Dongbu HiTek 0.18μm CMOS工艺设计,仿真结果表明,在1.8 V的工作电压下,电荷泵电路输出电压在0.25~1.5 V变化时,电荷泵的充放电电流一致性保持很好,在100 MHz^2.2 GHz的输出频率内,频率捕获时间小于2μs,稳态相对相位误差小于0.6%。 展开更多
关键词 锁相环 电荷泵 鉴频鉴相器 振荡器 互补金属氧化物半导体(cmos )
在线阅读 下载PDF
基于CMOS工艺的622 MHz电荷泵锁相环设计 被引量:1
17
作者 窦建华 张锋 潘敏 《现代电子技术》 2006年第9期75-77,共3页
设计了由饱和区MOS电容调谐的环形压控振荡器(RVCO),并将其用于电荷泵锁相环(CPPLL)电路,其中电荷泵部分采用了能消除过冲注入电流的新型电荷泵电路,并采用SmartSpice软件和0.6μm混合信号的CMOS工艺参数进行了仿真。仿真结果表明,此锁... 设计了由饱和区MOS电容调谐的环形压控振荡器(RVCO),并将其用于电荷泵锁相环(CPPLL)电路,其中电荷泵部分采用了能消除过冲注入电流的新型电荷泵电路,并采用SmartSpice软件和0.6μm混合信号的CMOS工艺参数进行了仿真。仿真结果表明,此锁相环的锁定时间为5.2μs,锁定范围约为100 MHz,输出中心频率622 MHz的最大周对周抖动为71ps,功耗为198 mW。此电荷泵锁相环电路可以应用于STM 1和STM 4两个速率级别的同步数字体系(SDH)系统。 展开更多
关键词 锁相环 电荷泵 环形振荡器 锁定范围
在线阅读 下载PDF
1.25Gbit/s0.25μmCMOS时钟恢复电路
18
作者 王晓明 胡艳 +2 位作者 王志功 苗澎 熊明珍 《高技术通讯》 EI CAS CSCD 2004年第2期22-24,共3页
1.25Gbit/s时钟恢复电路由TSMC0.25μm数字CMOS工艺实现。它包含鉴频鉴相器、环路滤波器及压控振荡器。压控振荡器采用一种改进型四级环形振荡器结构,具有正交输出,在其较宽调谐范围内输出电压摆幅恒定。该电路工作速率为1.03—1... 1.25Gbit/s时钟恢复电路由TSMC0.25μm数字CMOS工艺实现。它包含鉴频鉴相器、环路滤波器及压控振荡器。压控振荡器采用一种改进型四级环形振荡器结构,具有正交输出,在其较宽调谐范围内输出电压摆幅恒定。该电路工作速率为1.03—1.4Gbit/s。在恢复时钟频率为1.25GHz时测量的时钟有效值抖动为4.6ps。 展开更多
关键词 时钟恢复电路 数字电路 集成电路 振荡器 鉴频鉴相器 数字通信 cmos工艺 环路滤波器
在线阅读 下载PDF
一种新颖的正交输出伪差分环形VCO的设计 被引量:4
19
作者 房军梁 张长春 +3 位作者 陈德媛 郭宇锋 刘蕾蕾 方玉明 《南京邮电大学学报(自然科学版)》 北大核心 2014年第2期100-104,共5页
设计了一种基于标准0.18μm CMOS工艺的4级延迟单元的全差分环形压控振荡器。提出了一种新颖的环形振荡器电路结构,通过结合控制耦合强度与改变负载电阻值的方法,改善了单一技术在有限的电压范围内的调谐线性度,实现整个电压范围内的高... 设计了一种基于标准0.18μm CMOS工艺的4级延迟单元的全差分环形压控振荡器。提出了一种新颖的环形振荡器电路结构,通过结合控制耦合强度与改变负载电阻值的方法,改善了单一技术在有限的电压范围内的调谐线性度,实现整个电压范围内的高调谐线性度;采用双通路技术提高了振荡频率,同时运用交叉耦合正反馈减少输出电平翻转时间,改善相位噪声特性,提高性能。后仿真结果表明,在电源电压为1.8 V时,VCO的中心频率为2.8 GHz,核心电路的功耗为18.36 mW,调谐范围为2.05 GHz^3.35 GHz,当频率为2.8 GHz时,相位噪声为-89.6 dBc/Hz@1 MHz。 展开更多
关键词 环形振荡器 双通路 相位噪声 线性度
在线阅读 下载PDF
一种高速低相位噪声锁相环的设计 被引量:2
20
作者 徐江涛 原义栋 +1 位作者 田颖 姚素英 《天津大学学报》 EI CAS CSCD 北大核心 2008年第3期300-304,共5页
设计了一种1.8 V、SMIC 0.18μm工艺的低噪声高速锁相环电路.通过采用环行压控振荡器,节省了芯片面积和成本.通过采用差分对输入形式的延时单元,很好地抑制了电源噪声.与传统的简单差分对反相器延时单元相比,该结构通过采用钳位管和正... 设计了一种1.8 V、SMIC 0.18μm工艺的低噪声高速锁相环电路.通过采用环行压控振荡器,节省了芯片面积和成本.通过采用差分对输入形式的延时单元,很好地抑制了电源噪声.与传统的简单差分对反相器延时单元相比,该结构通过采用钳位管和正反馈管,实现了输出节点电位的快速转变.整个电路芯片测试结果表明:在输入参考频率为20 MHz、电荷泵电流为40μA、带宽为100 kHz时,该锁相环可稳定输出频率为797.1 MHz~1.272 GHz的时钟信号,且在中心频率500 kHz频偏处相位噪声可减小至-94.3 dBc/Hz. 展开更多
关键词 锁相环 相位噪声 毛刺 振荡器 电荷泵 cmos工艺
在线阅读 下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部