期刊文献+
共找到1,445篇文章
< 1 2 73 >
每页显示 20 50 100
RFCMOS、BiCMOS的新进展(四)——振荡器、混频器与频率综合器
1
作者 李永 赵正平 《半导体技术》 北大核心 2025年第11期1093-1106,共14页
当今信息社会已进入通用人工智能时代,大数据呈指数规律增长,不但要求数据处理速度高速增长,同时也要求数据的传输带宽更宽,推动数据载波的频率向射频(RF)的高端发展。Si基RFCMOS和RFBiCMOS集成电路(IC)具有体积小、功耗低、易于集成等... 当今信息社会已进入通用人工智能时代,大数据呈指数规律增长,不但要求数据处理速度高速增长,同时也要求数据的传输带宽更宽,推动数据载波的频率向射频(RF)的高端发展。Si基RFCMOS和RFBiCMOS集成电路(IC)具有体积小、功耗低、易于集成等优点,相应呈现高速发展的态势。综述了Si基RFCMOS和RFBiCMOS的最新进展和发展态势,主要包括低噪声放大器与接收前端,射频-直流整流器与射频能量收集器,功率放大器、RF信号放大器与发射机,振荡器、混频器与频率综合器,移相器、开关、集成无源元件和相控阵,RF专用集成电路(ASIC)和微系统集成等七个RFIC发展的主要方面,凝练了各类RFIC的发展趋势和关键技术创新点。 展开更多
关键词 射频(RF)cmos RF Bicmos 放大器 收/发机 RF能量收集器 压控振荡器 频率综合器 移相器 相控阵 微系统集成
在线阅读 下载PDF
RF CMOS、BiCMOS的新进展(一)——低噪声放大器与接收前端
2
作者 李永 赵正平 《半导体技术》 北大核心 2025年第8期757-772,共16页
当今信息社会已进入通用人工智能时代,大数据呈指数规律增长,不但要求数据处理速度高速增长,同时也要求数据的传输带宽更宽,推动数据载波的频率向射频(RF)的高端发展。Si基RF CMOS和RF BiCMOS集成电路(IC)具有体积小、功耗低、易于集成... 当今信息社会已进入通用人工智能时代,大数据呈指数规律增长,不但要求数据处理速度高速增长,同时也要求数据的传输带宽更宽,推动数据载波的频率向射频(RF)的高端发展。Si基RF CMOS和RF BiCMOS集成电路(IC)具有体积小、功耗低、易于集成等优点,相应呈现高速发展的态势。综述了Si基RF CMOS和RF BiCMOS的最新进展和发展态势,主要包括低噪声放大器与接收前端,射频-直流整流器与射频能量收集器,功率放大器、RF信号放大器与发射机,振荡器、混频器与频率综合器,移相器、开关、集成无源元件和相控阵,RF专用集成电路(ASIC)和微系统集成等七个RF IC发展的主要方面,凝练了各类RF IC的发展趋势和关键技术创新点。 展开更多
关键词 射频(RF)cmos RF Bicmos 放大器 收/发机 RF能量收集器 压控振荡器 频率综合器 移相器 相控阵 微系统集成
在线阅读 下载PDF
RF CMOS、BiCMOS的新进展(三)——功率放大器、RF信号放大器与发射机
3
作者 李永 赵正平 《半导体技术》 北大核心 2025年第10期981-994,共14页
当今信息社会已进入通用人工智能时代,大数据呈指数规律增长,不但要求数据处理速度高速增长,同时也要求数据的传输带宽更宽,推动数据载波的频率向射频(RF)的高端发展。Si基RF CMOS和RF BiCMOS集成电路(IC)具有体积小、功耗低、易于集成... 当今信息社会已进入通用人工智能时代,大数据呈指数规律增长,不但要求数据处理速度高速增长,同时也要求数据的传输带宽更宽,推动数据载波的频率向射频(RF)的高端发展。Si基RF CMOS和RF BiCMOS集成电路(IC)具有体积小、功耗低、易于集成等优点,相应呈现高速发展的态势。综述了Si基RF CMOS和RF BiCMOS的最新进展和发展态势,主要包括低噪声放大器与接收前端,射频-直流整流器与射频能量收集器,功率放大器、RF信号放大器与发射机,振荡器、混频器与频率综合器,移相器、开关、集成无源元件和相控阵,RF专用集成电路(ASIC)和微系统集成等七个RF IC发展的主要方面,凝练了各类RF IC的发展趋势和关键技术创新点。 展开更多
关键词 射频(RF)cmos RF Bicmos 放大器 收/发机 RF能量收集器 压控振荡器 频率综合器 移相器 相控阵 微系统集成
在线阅读 下载PDF
RF CMOS、BiCMOS的新进展(二)——射频-直流整流器与射频能量收集器
4
作者 李永 赵正平 《半导体技术》 北大核心 2025年第9期885-892,共8页
当今信息社会已进入通用人工智能时代,大数据呈指数规律增长,不但要求数据处理速度高速增长,同时也要求数据的传输带宽更宽,推动数据载波的频率向射频(RF)的高端发展。Si基RF CMOS和RF BiCMOS集成电路(IC)具有体积小、功耗低、易于集成... 当今信息社会已进入通用人工智能时代,大数据呈指数规律增长,不但要求数据处理速度高速增长,同时也要求数据的传输带宽更宽,推动数据载波的频率向射频(RF)的高端发展。Si基RF CMOS和RF BiCMOS集成电路(IC)具有体积小、功耗低、易于集成等优点,相应呈现高速发展的态势。综述了Si基RF CMOS和RF BiCMOS的最新进展和发展态势,主要包括低噪声放大器与接收前端,射频-直流整流器与射频能量收集器,功率放大器、RF信号放大器与发射机,振荡器、混频器与频率综合器,移相器、开关、集成无源元件和相控阵,RF专用集成电路(ASIC)和微系统集成等七个RF IC发展的主要方面,凝练了各类RF IC的发展趋势和关键技术创新点。 展开更多
关键词 射频(RF)cmos RF Bicmos 放大器 收/发机 RF能量收集器 压控振荡器 频率综合器 移相器 相控阵 微系统集成
在线阅读 下载PDF
CMOS低噪声高响应度太赫兹探测器线阵电路设计
5
作者 徐雷钧 马宇杰 +2 位作者 黄磊 白雪 陈建锋 《半导体技术》 北大核心 2025年第3期296-303,共8页
为了进一步提高电压响应度和探测成像速度,降低噪声等效功率,基于0.18μm CMOS工艺设计了一种低噪声高响应度太赫兹探测器线阵电路,提出了一种由自混频功率探测电路、电压缓冲级、运算放大器组成的1×4太赫兹阵列结构。通过源极差... 为了进一步提高电压响应度和探测成像速度,降低噪声等效功率,基于0.18μm CMOS工艺设计了一种低噪声高响应度太赫兹探测器线阵电路,提出了一种由自混频功率探测电路、电压缓冲级、运算放大器组成的1×4太赫兹阵列结构。通过源极差分驱动的自混频功率探测电路将辐射信号耦合至场效应管的栅极和源极,实现高响应度。通过电压缓冲级降低总体噪声,通过运算放大器有效放大探测信号。探测器线阵电路面积为0.8 mm^(2)。测试结果表明,当偏置电压为0.5 V时,该探测系统对0.37 THz辐射信号的电压响应度最大可达441 kV/W,对应的最小噪声等效功率为48 pW/Hz^(1/2)。相比单像素探测器,该探测器阵列可有效提升探测成像速度;相比传统的探测器阵列,该探测器阵列具有更优的性能参数。 展开更多
关键词 互补金属氧化物半导体(cmos) 太赫兹 探测器 高响应度 低噪声
在线阅读 下载PDF
高速CMOS图像数据的光纤传输系统
6
作者 余达 王昱淇 +7 位作者 刘金国 司国良 邵帅 陈欣然 杨秀策 周瑜 周欣 郑柯 《光学精密工程》 北大核心 2025年第11期1793-1802,共10页
为解决高速CMOS图像数据传输线缆多及链路损耗大等问题,研制了高速CMOS图像数据的光纤传输系统。明确高速光纤传输的限制条件,从光纤模块传输链路的损耗特性出发,确定电信号链路为传输的关键环节。根据发送器全温度范围下的发送能力与... 为解决高速CMOS图像数据传输线缆多及链路损耗大等问题,研制了高速CMOS图像数据的光纤传输系统。明确高速光纤传输的限制条件,从光纤模块传输链路的损耗特性出发,确定电信号链路为传输的关键环节。根据发送器全温度范围下的发送能力与接收器稳定工作的最小信号幅度,得到电传输链路可容许的最大插损;基于传输链路的插损模型,确定受介电常数、介质损耗正切值制约的可靠传输距离。结合光纤模块高速信号的交流耦合需求和小封装镍电极材料电容在高可靠航天项目中的限用,提出了大封装耦合电容和过孔引起链路阻抗失配的补偿方法。针对GTX模块中的aurora64b66b协议,提出利用缓存FIFO的空标志信号恢复数据流中的行边界,在RS编码(里德-所罗门编码器)与加扰间添加行头、行尾标识符及同步头等标志信息,减少存储器资源消耗。仿真结果表明:在10 Gb/s的传输速率下,线路板的回波插损为-10.2432 dB,优于OIF-CEI-04.0和PCIe4.0协议标准要求,信号传输质量良好;插入损耗为-1.47765 dB,优于链路需求。通过测试,连续48 h下的误码率为5.789×10^(-16),系统稳定可靠。与旧协议相比,新协议接口方法可节约3.6%的FPGA存储资源。 展开更多
关键词 高速cmos图像数据 光纤传输系统 插损模型 回波和插入插损 GTX模块 aurora64b66b协议
在线阅读 下载PDF
基于180 nm CMOS工艺的281 GHz太赫兹探测器
7
作者 姜宁 郭莹 +1 位作者 刘朝阳 祁峰 《红外与激光工程》 北大核心 2025年第1期247-255,共9页
基于180 nm标准CMOS工艺设计出了一种281 GHz太赫兹(THz)探测器。该探测器集成了贴片天线和NMOS场效应晶体管。为了提升天线和晶体管之间的太赫兹功率传输效率,在其之间设计了阻抗匹配网络。仿真结果显示,添加阻抗匹配网络后,探测器的... 基于180 nm标准CMOS工艺设计出了一种281 GHz太赫兹(THz)探测器。该探测器集成了贴片天线和NMOS场效应晶体管。为了提升天线和晶体管之间的太赫兹功率传输效率,在其之间设计了阻抗匹配网络。仿真结果显示,添加阻抗匹配网络后,探测器的性能提升了约20倍。为了消除栅极偏置线和芯片键合线对天线和晶体管之间阻抗匹配的影响,在晶体管栅极处设计了陷波滤波器。由于采用了辐射方向向上的贴片天线,无需集成硅透镜来补偿硅衬底导致的表面波损耗,降低了探测器的复杂性与成本。测试结果显示,在281 GHz频率下,探测器的电压响应率(Rv)和噪声等效功率(Noise Equivalent Power,NEP)分别为1524 V/W和19.9 pW/Hz1/2。利用该探测器搭建了太赫兹扫描成像系统,成像结果清晰地显示了门禁卡等物体内部线圈和芯片的位置。 展开更多
关键词 cmos探测器 贴片天线 阻抗匹配网络 陷波滤波器 太赫兹成像
在线阅读 下载PDF
Delta势垒结构对CMOS图像传感器表面暗电流抑制仿真研究
8
作者 钟荣 闫磊 郝昆 《应用光学》 北大核心 2025年第3期689-694,共6页
在CMOS(complementary metal-oxide-semiconductor)图像传感器表面形成具有Delta结构(delta-doping)的势垒可以有效地解决传统CMOS图像传感器在辐照环境中的性能变化问题,势垒宽度、高度参数直接影响CMOS图像传感器表面暗电流,以及表面... 在CMOS(complementary metal-oxide-semiconductor)图像传感器表面形成具有Delta结构(delta-doping)的势垒可以有效地解决传统CMOS图像传感器在辐照环境中的性能变化问题,势垒宽度、高度参数直接影响CMOS图像传感器表面暗电流,以及表面探测信号的效率。假设电子的总能量和横截隧穿方向满足薛定谔方程,计算了隧穿概率以及隧穿高度与宽度的关系,得出Delta掺杂势垒的最小宽度应该在1 nm以上,进而设计掺杂结构和掺杂浓度。讨论了Delta掺杂的CMOS具有高效、稳定和均匀的量子效率,能够提高低能电子探测,并在微光成像以及太空探测中做出贡献。 展开更多
关键词 cmos Delta掺杂 分子束外延 暗电流 量子隧穿
在线阅读 下载PDF
基于1T1R忆阻器交叉阵列与CMOS激活函数的全模拟神经网络
9
作者 赵航 杨董行健 +2 位作者 王聪 梁世军 缪峰 《南京大学学报(自然科学版)》 北大核心 2025年第5期867-878,共12页
基于忆阻器阵列的类脑电路为实现高能效神经网络计算提供了极具潜力的技术路线.然而,现有方案通常需要使用大量的模数转换过程,成为计算电路能效进一步提升的瓶颈.因此,提出了一种基于1T1R(1 Transistor 1 Resistor)忆阻器交叉阵列与CMO... 基于忆阻器阵列的类脑电路为实现高能效神经网络计算提供了极具潜力的技术路线.然而,现有方案通常需要使用大量的模数转换过程,成为计算电路能效进一步提升的瓶颈.因此,提出了一种基于1T1R(1 Transistor 1 Resistor)忆阻器交叉阵列与CMOS(Complementary Metal-Oxide-Semiconductor)激活函数的全模拟神经网络架构,以及与其相关的训练优化方法 .该架构采用1T1R忆阻器交叉阵列来实现神经网络线性层中的模拟计算,同时利用CMOS非线性电路来实现神经网络激活层的模拟计算,在全模拟域实现神经网络大幅减少了模数转换器的使用,优化了能效和面积成本.实验结果验证了忆阻器作为神经网络权重层的可行性,同时设计多种CMOS模拟电路,在模拟域实现了多种非线性激活函数,如伪ReLU(Rectified Linear Unit)、伪Sigmoid、伪Tanh、伪Softmax等电路.通过定制化训练方法来优化模拟电路神经网络的训练过程,解决了实际非线性电路的输出饱和条件下的训练问题.仿真结果表明,即使在模拟电路的激活函数与理想激活函数不一致的情况下,全模拟神经网络电路在MNIST(Modified National Institute of Standards and Technology)手写数字识别任务中的识别率仍然可以达到98%,可与基于软件的标准网络模型的结果相比. 展开更多
关键词 全模拟神经网络 忆阻器 类脑电路 cmos激活函数 1T1R交叉阵列
在线阅读 下载PDF
基于CMOS的高精度两步式TDC设计
10
作者 傅海鹏 董骁 《湖南大学学报(自然科学版)》 北大核心 2025年第10期145-153,共9页
提出了一种基于TSMC 0.18μm CMOS工艺的适用于全数字锁相环、飞行时间测量等应用的高精度两步式时间数字转换器(TDC).针对传统TDC分辨率与量程相互制约以及由延迟单元不匹配性造成精度低的问题,提出了采样补偿环形TDC结构和反向自补偿... 提出了一种基于TSMC 0.18μm CMOS工艺的适用于全数字锁相环、飞行时间测量等应用的高精度两步式时间数字转换器(TDC).针对传统TDC分辨率与量程相互制约以及由延迟单元不匹配性造成精度低的问题,提出了采样补偿环形TDC结构和反向自补偿链结构,兼顾分辨率和量程,大幅度提高结构整体测量精度,设计了精简的互补开关过渡电路传递两级之间的量化时间余量,采用专用电压生成电路稳定产生不同的控制电压,芯片面积仅为0.75 mm×0.64 mm.测试结果表明:设计的TDC使用TSMC 0.18μm工艺可以实现47 ps分辨率,量程为56 ns,微分线性度小于0.34 LSB,积分线性度小于0.68 LSB. 展开更多
关键词 时间数字转换器 两步式 高精度 锁相环 cmos工艺
在线阅读 下载PDF
一种用于CMOS图像传感器的数字校准Cyclic ADC设计
11
作者 郭振华 高静 《传感技术学报》 北大核心 2025年第7期1145-1154,共10页
针对CMOS图像传感器中列并行Cyclic ADC的精度被电容失配所限制的问题,提出了一种Cyclic ADC数字校准技术。该技术复用Cyclic ADC的电路模块,对Cyclic ADC自身的数字校准参数进行精确的自测量,并使用自测量过程提取的数字校准参数,对AD... 针对CMOS图像传感器中列并行Cyclic ADC的精度被电容失配所限制的问题,提出了一种Cyclic ADC数字校准技术。该技术复用Cyclic ADC的电路模块,对Cyclic ADC自身的数字校准参数进行精确的自测量,并使用自测量过程提取的数字校准参数,对ADC进行数字校准,减小了电容失配对Cyclic ADC精度的影响,进而消除了由列并行Cyclic ADC电容失配带来的CMOS图像传感器条纹噪声问题。通过对Cyclic ADC数字校准参数进行多次自测量的方式,解决了随机噪声对校准参数自测量过程产生干扰这一问题。在110 nm CMOS工艺下设计了一款用于CMOS图像传感器的Cyclic ADC,该ADC采用了所提出的电容复用数字校准技术。对电路复用数字校准Cyclic ADC进行了仿真验证。仿真结果表明,当自测量次数为10时,所提出的数字校准技术可将具有5%电容失配的Cyclic ADC的有效位数提高5 bit,可有效降低电容失配对Cyclic ADC精度的影响。 展开更多
关键词 cmos图像传感器 Cyclic ADC 电路复用 数字校准
在线阅读 下载PDF
星敏感器CMOS电路板靶面自动装调系统
12
作者 任同群 曹润嘏 +4 位作者 张国锐 石权 崔璨 孔帅 王晓东 《光学精密工程》 EI CAS CSCD 北大核心 2024年第16期2513-2522,共10页
CMOS电路板靶面是星敏感器结构中的关键部分,其安装姿态影响离焦距离的准确性,进而影响星敏感器成像性能。因此,靶面的装调是确保星敏感器成像质量的重要环节。当前,靶面装调主要依靠人工装调完成,存在装调精度低、产品一致性差、周期... CMOS电路板靶面是星敏感器结构中的关键部分,其安装姿态影响离焦距离的准确性,进而影响星敏感器成像性能。因此,靶面的装调是确保星敏感器成像质量的重要环节。当前,靶面装调主要依靠人工装调完成,存在装调精度低、产品一致性差、周期长等问题,导致产品的良品率较低。为此,研制了一台星敏感器CMOS电路板靶面自动装调设备。采取非接触式测量方式,集成测量模组与微动平台完成CMOS靶面与基准面的相对位姿测量,解决由星敏感器特殊结构造成的狭小空间内高精度测量难题。设计调整机构实现零件任意角度翻转,消除测量方向与装配方向不一致造成系统结构布置复杂的影响。最后,对测量系统进行精度分析,采用局部枚举法开发了调整垫片研磨量算法,解决由平面姿态单一已知量反求多垫片研磨量的欠定问题。实验结果表明:该系统可实现靶面自动装调功能,测量系统的重复性为1.6′,满足技术指标要求。 展开更多
关键词 星敏感器 cmos电路板靶面 自动化装调 精度分析
在线阅读 下载PDF
用于射频能量收集的低阈值CMOS整流电路设计
13
作者 徐雷钧 孙鑫 +1 位作者 白雪 陈建锋 《半导体技术》 CAS 北大核心 2024年第4期365-372,共8页
基于TSMC 180 nm工艺,设计了一款高效率低阈值整流电路。在传统差分输入交叉耦合整流电路的基础上,提出源极与衬底之间增加双PMOS对称辅助晶体管配合缓冲电容的改进结构,对整流晶体管进行阈值补偿。有效缓解了MOS管的衬底偏置效应,降低... 基于TSMC 180 nm工艺,设计了一款高效率低阈值整流电路。在传统差分输入交叉耦合整流电路的基础上,提出源极与衬底之间增加双PMOS对称辅助晶体管配合缓冲电容的改进结构,对整流晶体管进行阈值补偿。有效缓解了MOS管的衬底偏置效应,降低了整流电路的开启阈值电压,针对较低输入信号功率,提高了整流电路的功率转换效率(PCE)。同时将低阈值整流电路三级级联以提高输出电压。测试结果显示,在输入信号功率为-14 dBm@915 MHz时,三级级联低阈值整流电路实现了升压功能,能稳定输出1.2 V电压,峰值PCE约为71.32%。相较于传统结构,该低阈值整流电路更适合用于射频能量收集。 展开更多
关键词 互补金属氧化物半导体(cmos) 射频能量收集 低阈值电压 RF-DC整流电路 差分输入交叉耦合整流电路
在线阅读 下载PDF
超快四分幅CMOS电路设计与仿真
14
作者 蔡厚智 黄晓雅 +4 位作者 杨恺知 马友麟 解朝阳 刘进元 向利娟 《强激光与粒子束》 CAS CSCD 北大核心 2024年第12期29-35,共7页
用于惯性约束聚变诊断的传统微通道板(microchannel plate,MCP)选通分幅相机存在体积大、非单视线成像等问题,可用时间分辨率为百皮秒的CMOS芯片代替MCP变像管,将分幅相机芯片化并实现单视线成像。提出了具有8×8×4像素阵列的... 用于惯性约束聚变诊断的传统微通道板(microchannel plate,MCP)选通分幅相机存在体积大、非单视线成像等问题,可用时间分辨率为百皮秒的CMOS芯片代替MCP变像管,将分幅相机芯片化并实现单视线成像。提出了具有8×8×4像素阵列的单视线四分幅超快成像CMOS电路,并对其性能进行了模拟仿真。基于0.18μm标准CMOS工艺、5晶体管(5T)像素单元结构,设计了四分幅像素单元电路、电压控制延迟器、时钟树以及行列选通电路等。对CMOS电路像素信号进行选通输出并分析,仿真结果表明该CMOS电路可实现单次四分幅成像,每幅图像的时间分辨率为100 ps,相邻两幅图像之间的时间间隔为300 ps,四幅图像像素信号均匀性优于90%。 展开更多
关键词 cmos电路 惯性约束聚变 超快诊断 分幅成像
在线阅读 下载PDF
激光能量密度对CMOS探测器的感光面热应力的影响研究 被引量:2
15
作者 代金芪 于海龙 +1 位作者 王君光 高勋 《应用光学》 CAS 北大核心 2024年第3期568-574,共7页
开展了入射脉冲激光能量密度对纳秒脉冲激光辐照CMOS(complementary metal oxide semiconductor)光电探测器的感光面(二氧化硅层/硅层交界面)处热应力的影响研究。建立了CMOS光电探测器的仿真几何结构模型,基于傅里叶热传导方程及热力... 开展了入射脉冲激光能量密度对纳秒脉冲激光辐照CMOS(complementary metal oxide semiconductor)光电探测器的感光面(二氧化硅层/硅层交界面)处热应力的影响研究。建立了CMOS光电探测器的仿真几何结构模型,基于傅里叶热传导方程及热力耦合方程组对纳秒脉冲激光辐照下CMOS光电探测器感光面中心点温升和热应力进行了仿真计算,并对入射脉冲激光能量密度对温升时间演化过程以及热应力的空间分布进行了探讨。仿真计算结果表明,随着入射脉冲激光能量密度增大,CMOS光电探测器的感光面处峰值温度增加以及热应力增大。在纳秒脉冲激光辐照CMOS光电探测器时,感光面处存在的拉应力使CMOS光电探测器先发生力学损伤,随着激光能量密度增大,再发生热学损伤。研究结果对于纳秒脉冲激光诱导CMOS光电探测器损伤机制以及损伤效果的研究具有一定的理论支持。 展开更多
关键词 纳秒脉冲激光 热应力 有限元分析 cmos光电探测器
在线阅读 下载PDF
基于粗细量化并行与TDC混合的CMOS图像传感器列级ADC设计方法 被引量:4
16
作者 郭仲杰 苏昌勖 +3 位作者 许睿明 程新齐 余宁梅 李晨 《电子学报》 EI CAS CSCD 北大核心 2024年第2期486-499,共14页
针对传统单斜式模数转换器(Analog-to-Digital Converter,ADC)和串行两步式ADC在面向大面阵CMOS(Complementary Metal Oxide Semiconductor)图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行ADC设计方... 针对传统单斜式模数转换器(Analog-to-Digital Converter,ADC)和串行两步式ADC在面向大面阵CMOS(Complementary Metal Oxide Semiconductor)图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行ADC设计方法.该方法基于时间共享和时间压缩思想,将细量化时间提前到粗量化时间段内,解决了传统方法的时间冗余问题;同时采用插入式时间差值TDC(Time-to-Digital Converter),实现了全局低频时钟下的快速转换机制.本文基于55-nm 1P4M CMOS工艺对所提方法完成了详细电路设计和全面测试验证,在模拟电压3.3 V,数字电压1.2 V,时钟频率250 MHz,输入电压1.2~2.7 V的情况下,将行时间压缩至825 ns,ADC的微分非线性和积分非线性分别为+0.6/-0.6LSB和+1.6/-1.2LSB,信噪失真比(Signal-to-Noise-and-DistortionRatio,SNDR)为68.271 dB,有效位数(Effective Numbers Of Bits,ENOB)达到11.0489 bit,列不一致性低于0.05%.相比现有的先进ADC,本文提出的方法在保证低功耗、高精度的同时,ADC转换速率提高了87.1%以上,为高速高精度CMOS图像传感器的读出与量化提供了一定的理论支撑. 展开更多
关键词 cmos图像传感器 列并行ADC 单斜式ADC 两步式 全并行 时间数字转换器
在线阅读 下载PDF
面向超大面阵CMOS图像传感器的全局斜坡一致性校正方法 被引量:1
17
作者 许睿明 郭仲杰 +1 位作者 刘绥阳 余宁梅 《电子与信息学报》 EI CAS CSCD 北大核心 2024年第7期2952-2960,共9页
针对大面阵CMOS图像传感器(CIS)中存在的斜坡信号不一致性问题,该文提出一种用于CMOS图像传感器的斜坡一致性校正方法。该误差校正方法基于误差存储和电平移位思想,在列级读出电路中引入用于存储各列斜坡不一致性误差的存储电容,根据存... 针对大面阵CMOS图像传感器(CIS)中存在的斜坡信号不一致性问题,该文提出一种用于CMOS图像传感器的斜坡一致性校正方法。该误差校正方法基于误差存储和电平移位思想,在列级读出电路中引入用于存储各列斜坡不一致性误差的存储电容,根据存储的斜坡不一致性误差对各列的斜坡信号进行电平移位,确保斜坡信号的一致性。该文基于55 nm 1P4M CMOS工艺对提出的斜坡一致性校正方法完成了详细电路设计和全面仿真验证。在斜坡信号电压范围为1.4 V,斜坡信号斜率为71.908 V/ms,像素面阵规模为8 192(H)×8 192(V),单个像素尺寸为10μm的设计条件下,该文提出的校正方法将斜坡不一致性误差从7.89 mV降低至36.8μV。斜坡信号的微分非线性(DNL)为+0.001 3/–0.004 LSB,积分非线性(INL)为+0.045/–0.02 LSB,列级固定模式噪声(CFPN)从1.9%降低到0.01%。该文提出的斜坡一致性校正方法在保证斜坡信号高线性度,不显著增加芯片面积和不引入额外功耗的基础上,斜坡不一致性误差降低了99.53%,为高精度CMOS图像传感器的设计提供了一定的理论支撑。 展开更多
关键词 cmos图像传感器 列级固定模式噪声 斜坡产生电路 斜坡一致性校正方法
在线阅读 下载PDF
体硅CMOS工艺下一种带隙基准的单粒子辐射特性分析
18
作者 文溢 陈建军 +3 位作者 梁斌 池雅庆 邢海源 姚啸虎 《国防科技大学学报》 EI CAS CSCD 北大核心 2024年第4期169-174,共6页
为了分析带隙基准(bandgap reference,BGR)在太空环境等极端条件下的单粒子辐射特性,分别在65 nm和28 nm体硅CMOS工艺下设计实现了一款BGR试验芯片,并采用脉冲激光单粒子模拟试验研究了其单粒子辐射特性。试验结果发现,当脉冲激光能量... 为了分析带隙基准(bandgap reference,BGR)在太空环境等极端条件下的单粒子辐射特性,分别在65 nm和28 nm体硅CMOS工艺下设计实现了一款BGR试验芯片,并采用脉冲激光单粒子模拟试验研究了其单粒子辐射特性。试验结果发现,当脉冲激光能量足够高时,BGR的输出电压显著增加,且退火后电压不能恢复,表明BGR发生了单粒子硬损伤(single-event hard damage,SHD),进一步的试验研究证明BGR中的三极管是诱发SHD的敏感器件。该研究为在体硅CMOS工艺下对BGR进行抗SHD加固设计提供了重要理论参考。 展开更多
关键词 带隙基准 单粒子硬损伤 脉冲激光试验 体硅cmos工艺
在线阅读 下载PDF
基于Philips棱镜3CMOS相机的光学设计及其光谱优化
19
作者 陈塑淏 吕博 刘伟奇 《中国光学(中英文)》 EI CAS CSCD 北大核心 2024年第3期648-660,共13页
针对彩色数字相机高成像质量以及高色准的需求,本文研究了基于Philips棱镜的3CMOS相机的光学系统设计以及相机光谱优化方法。通过对Philips棱镜进行光路建模,优化了棱镜的结构参数。在保证全内反射以及出射窗口大小的条件下,减小了系统... 针对彩色数字相机高成像质量以及高色准的需求,本文研究了基于Philips棱镜的3CMOS相机的光学系统设计以及相机光谱优化方法。通过对Philips棱镜进行光路建模,优化了棱镜的结构参数。在保证全内反射以及出射窗口大小的条件下,减小了系统的体积,并由此设计了Philips棱镜3CMOS相机光学系统。其视场角为45°,相对孔径为1/2.8,在110 lp/mm的奈奎斯特采样频率下,系统的MTF全视场全波段均大于0.4。基于色度学基本原理建立了Philips棱镜相机的矢量成像模型,分析了由光线入射角度变化造成的薄膜光谱偏移,提出了宽光束下光谱偏移的修正模型。利用该模型设计并优化了相机中的4组光学薄膜。通过光路仿真实验以及色差分析,基于优化后的相机光学系统的平均色差降低了15.8%,像面颜色不均匀性降低了60%。结果表明:本文设计的光学系统拥有良好的成像质量,优化后的相机光谱实现了良好的颜色性能以及颜色均匀性。 展开更多
关键词 光学设计 3cmos相机 色度学 相机光谱优化
在线阅读 下载PDF
5G毫米波反向阵极简构架与CMOS芯片实现
20
作者 郭嘉诚 胡三明 +4 位作者 沈一竹 钱昀 胡楚悠 黄永明 尤肖虎 《电子与信息学报》 EI CAS CSCD 北大核心 2024年第5期1570-1581,共12页
该文首次报道了一种极简构架的5G毫米波反向阵设计原理及其CMOS芯片实现技术。该毫米波反向阵极简构架,利用次谐波混频器提供相位共轭和阵列反向功能,无需移相电路及波束控制系统,便可实现波束自动回溯移动通信功能。该文采用国产0.18μ... 该文首次报道了一种极简构架的5G毫米波反向阵设计原理及其CMOS芯片实现技术。该毫米波反向阵极简构架,利用次谐波混频器提供相位共轭和阵列反向功能,无需移相电路及波束控制系统,便可实现波束自动回溯移动通信功能。该文采用国产0.18μm CMOS工艺研制了5G毫米波反向阵芯片,包括发射前端、接收前端及跟踪锁相环等核心模块,其中发射及接收前端芯片采用次谐波混频及跨导增强等技术,分别实现了19.5 d B和18.7 d B的实测转换增益。所实现的跟踪锁相环芯片具备双模工作优势,可根据不同参考信号支持幅度调制及相位调制,实测输出信号相噪优于–125 dBc/Hz@100 kHz。该文给出的测试结果验证了所提5G毫米波反向阵通信架构及其CMOS芯片实现的可行性,从而为5G/6G毫米波通信探索了一种架构极简、成本极低、拓展性强的新方案。 展开更多
关键词 毫米波集成电路 cmos 反向阵 射频前端
在线阅读 下载PDF
上一页 1 2 73 下一页 到第
使用帮助 返回顶部