基于AHB总线的嵌入式中断控制器设计 被引量：3

1

作者 晏敏 戴荣新 +3 位作者 蔡益军 徐欢 郑乾 程呈 《计算机工程》 CAS CSCD 2014年第6期1-4,共4页

针对嵌入式系统集成度高、专用性强的特点,设计一种基于AHB总线的嵌入式中断控制器。采用AHB总线接口,增强中断控制器的通用性和可移植性,ARM处理器通过AHB总线访问中断寄存器,实现中断检测、响应、处理以及优先级的配置。该设计采用ver... 针对嵌入式系统集成度高、专用性强的特点,设计一种基于AHB总线的嵌入式中断控制器。采用AHB总线接口,增强中断控制器的通用性和可移植性,ARM处理器通过AHB总线访问中断寄存器,实现中断检测、响应、处理以及优先级的配置。该设计采用verilog-HDL语言编写,利用SMIC的0.18μm CMOS工艺进行逻辑电路综合和布局布线。测试结果表明,在正常工作条件下,该中断控制器的功耗为5.36 mW,在50 MHz时钟下完成一次中断操作最多需要0.7μs,可满足实时性和低功耗的要求。 展开更多

关键词 嵌入式系统 ahb总线 中断控制器 优先级 实时性 低功耗

在线阅读 下载PDF 职称材料

面向SOC的可配置AHB接口组件 被引量：2

2

作者 张頔 权进国 +2 位作者 乔飞 罗嵘 杨华中 《电子与信息学报》 EI CSCD 北大核心 2008年第8期2008-2011,共4页

该文设计了面向SOC的可配置AHB接口组件。该接口组件针对SOC中的AHB总线从设备,提供寄存器、中断信号、SRAM、FIFO数据接口,实现了高度可配置性,兼顾了效率和重用性。该接口模块成功地应用在DAB和DRM接收机芯片的设计实践中。在DRM接收... 该文设计了面向SOC的可配置AHB接口组件。该接口组件针对SOC中的AHB总线从设备,提供寄存器、中断信号、SRAM、FIFO数据接口,实现了高度可配置性,兼顾了效率和重用性。该接口模块成功地应用在DAB和DRM接收机芯片的设计实践中。在DRM接收机芯片中的一个典型应用为0.18μmCMOS工艺下占用0.078mm2的面积。 展开更多

关键词 片上系统(SOC) 接口组件 AMBA ahb

在线阅读 下载PDF 职称材料

事务级AHB总线模型研究 被引量：2

3

作者 马秦生 曹阳 +1 位作者 杨珺 张宁 《计算机应用研究》 CSCD 北大核心 2009年第9期3246-3248,共3页

为了克服RTL级AHB总线模型的局限性,提出了采用标准C++扩充的软硬件统一建模语言SystemC构建事务级的AHB总线模型的方法。该方法利用端口来连接模块和通道,利用通道来实现接口中定义的方法。经仿真验证,时序完全符合AHB总线标准,运行速... 为了克服RTL级AHB总线模型的局限性,提出了采用标准C++扩充的软硬件统一建模语言SystemC构建事务级的AHB总线模型的方法。该方法利用端口来连接模块和通道,利用通道来实现接口中定义的方法。经仿真验证,时序完全符合AHB总线标准,运行速度远高于RTL级下的同类模型。该模型可以有效地克服软硬件协同设计中的时间瓶颈,提高SoC的设计效率,降低设计复杂度,缩短芯片产品的上市时间。 展开更多

关键词 片上系统 ahb总线 事务级 建模

在线阅读 下载PDF 职称材料

基于ARM核的嵌入式CPU内AHB接口的实现 被引量：2

4

作者 江先阳 沈绪榜 张天序 《通信学报》 EI CSCD 北大核心 2002年第7期83-90,共8页

本文分析了基于芯核的嵌入式CPU设计的特点,提出了设计基于ARM核的嵌入式CPU内AHB接口存在的空洞问题。结合体系的设计,给出了通过改进AHB总线解决这些空洞的方法。最后讨论了嵌入式CPU在硬件上对AHB接口的实现。

关键词 ARM核 嵌入式CPU IC设计 芯核 ahb总线

在线阅读 下载PDF 职称材料

ZVS高效率AHB直流变换器的研究 被引量：2

5

作者 张友军 张玉珍 +3 位作者 董璐 赵伟苏 贾靓 王诗彬 《电测与仪表》 北大核心 2007年第6期34-36,61,共4页

分析研究了一种不对称半桥(AHB)直流变换器的电路工作原理。利用负载折射电流实现开关管零电压开关(ZVS),同时采用同步整流控制技术,可以有效提高变换器的效率;研制了200W原理样机,试验结果表明:该变换器具有体积小、高效率、高功率密... 分析研究了一种不对称半桥(AHB)直流变换器的电路工作原理。利用负载折射电流实现开关管零电压开关(ZVS),同时采用同步整流控制技术,可以有效提高变换器的效率;研制了200W原理样机,试验结果表明:该变换器具有体积小、高效率、高功率密度等优点。 展开更多

关键词 不对称半桥(ahb) 零电压开关(ZVS) 同步整流 效率

在线阅读 下载PDF 职称材料

双向AHB-WISHBONE总线桥的设计与验证 被引量：2

6

作者 夏宏 郝春娥 闫江毓 《计算机工程与设计》 CSCD 北大核心 2011年第6期2201-2204,共4页

为了方便不同的IP(intellectual property)核的连接,针对AHB与WISHBONE这两种总线的广泛性,提出了一种双向AHB-WISHBONE总线桥的设计方法。介绍了这两种总线协议的特点和结构,阐述了AHB-WISHBONE总线桥的设计结构和实现方法。该方法难... 为了方便不同的IP(intellectual property)核的连接,针对AHB与WISHBONE这两种总线的广泛性,提出了一种双向AHB-WISHBONE总线桥的设计方法。介绍了这两种总线协议的特点和结构,阐述了AHB-WISHBONE总线桥的设计结构和实现方法。该方法难点在于AHB总线突发传输的实现,且支持多个AHB设备与多个WISHBONE设备之间的相互访问。使用Verilog语言在modelsim工具下进行了验证,仿真结果表明总线桥的设计符合要求。 展开更多

关键词 ahb总线 WISHBONE总线 桥 双向 VERILOG语言

在线阅读 下载PDF 职称材料

基于AMBA-AHB总线多核平台的JPEG解码 被引量：5

7

作者 董岚 李丽 张宇昂 《电子测量与仪器学报》 CSCD 2009年第2期52-57,共6页

随着半导体工艺技术的发展,在单一芯片上集成多个处理器核已成为可能,在高端应用需求的驱动下,片上多处理器系统(Multi-Processor System-On-a-Chip,MPSoC)为高度并行的计算和通信提供了一种可行的解决方案。本文首先描述了一种基于AMBA... 随着半导体工艺技术的发展,在单一芯片上集成多个处理器核已成为可能,在高端应用需求的驱动下,片上多处理器系统(Multi-Processor System-On-a-Chip,MPSoC)为高度并行的计算和通信提供了一种可行的解决方案。本文首先描述了一种基于AMBA-AHB层次总线结构的片上多处理器系统硬件架构,然后以此为基础实现了2种并行化的JPEG解码算法。实验采用Altera Stratix II FPGA器件,整个系统运行在60 MHz的时钟频率下,与采用单个处理器实现的串行JPEG解码算法相比较,在集成了4个处理器核的MPSoC系统架构上实现的并行JPEG解码算法得到的最大加速比为2.23。 展开更多

关键词 片上多处理器系统 AMBA-ahb总线JPEG解码

在线阅读 下载PDF 职称材料

AHB总线分析及从模块设计 被引量：3

8

作者 刘林海 《无线电通信技术》 2007年第3期35-38,共4页

AMBA总线结构广泛应用于片上系统设计中,其中AHB总线用于系统中高性能、高时钟速率模块间通信。AHB总线接口设计技术是片上系统设计的基本技术。AHB总线接口设计划分为主控模块接口设计及从模块接口设计。在详细论述AHB总线工作原理后,... AMBA总线结构广泛应用于片上系统设计中,其中AHB总线用于系统中高性能、高时钟速率模块间通信。AHB总线接口设计技术是片上系统设计的基本技术。AHB总线接口设计划分为主控模块接口设计及从模块接口设计。在详细论述AHB总线工作原理后,重点介绍了SRAM从模块AHB接口设计,包括SRAM读写控制信号的时序要求,传输操作时插入等待状态的方法,以及响应信号的产生。 展开更多

关键词 ahb总线 从模块接口 片上SRAM设计

在线阅读 下载PDF 职称材料

基于FPGA的AHB总线与IDE硬盘的接口设计 被引量：2

9

作者 李作勇 刘诗斌 冯勇 《计算机工程与科学》 CSCD 北大核心 2009年第2期108-111,共4页

AMBA总线结构广泛应用于片上系统设计中。其中,AHB总线用于系统高性能、高时钟速率模块间通信,AHB总线接口设计分为主控模块接口设计和从模块接口设计。IDE硬盘作为高性价比的存储介质,广泛应用于海量视频数据的高带宽存取。本文鉴于AH... AMBA总线结构广泛应用于片上系统设计中。其中,AHB总线用于系统高性能、高时钟速率模块间通信,AHB总线接口设计分为主控模块接口设计和从模块接口设计。IDE硬盘作为高性价比的存储介质,广泛应用于海量视频数据的高带宽存取。本文鉴于AHB总线结构下对海量数据存储介质的需求,提出了本设计;阐述了AHB总线和IDE总线数据传输规范,并给出一个IDE硬盘控制器与AHB总线接口的具体实现。该设计采用Verilog HDL进行RTL级实现,用Quartus Ⅱ 6.0进行综合,并且在FPGA系统中得到了验证。 展开更多

关键词 ahb IDE控制器 SOC VERILOG HDL FPGA

在线阅读 下载PDF 职称材料

一种AHB2AHB桥的设计与实现 被引量：1

10

作者 李根 唐志敏 章军 《计算机工程》 CAS CSCD 北大核心 2008年第19期244-247,共4页

介绍一种跨时钟域的32位AHB总线桥的设计与实现。通过采用状态机设计以及使用预防死锁与解除死锁相结合的方法解决死锁,使得该桥支持读写burst、读预取、总线抢占式仲裁等多种操作并且简化了设计。性能测试表明,该桥能极大提高复杂SoC... 介绍一种跨时钟域的32位AHB总线桥的设计与实现。通过采用状态机设计以及使用预防死锁与解除死锁相结合的方法解决死锁,使得该桥支持读写burst、读预取、总线抢占式仲裁等多种操作并且简化了设计。性能测试表明,该桥能极大提高复杂SoC系统的系统带宽和时序性能。 展开更多

关键词 ahb总线 桥 跨时钟域

在线阅读 下载PDF 职称材料

SoC中多层AHB总线的断言验证应用 被引量：1

11

作者 宋小明 薛红喜 +1 位作者 刘斌 李宏 《现代电子技术》 2011年第22期84-87,共4页

随着SoC设计复杂程度的不断提高,芯片的功能验证面临的挑战越来越大。断言作为一种描述属性的方法,可以快速地验证设计代码是否满足系统要求。基于断言的验证方法学近年来发展极为迅速,应用也越来越广泛。在基于Multi-layer AHB总线架... 随着SoC设计复杂程度的不断提高,芯片的功能验证面临的挑战越来越大。断言作为一种描述属性的方法,可以快速地验证设计代码是否满足系统要求。基于断言的验证方法学近年来发展极为迅速,应用也越来越广泛。在基于Multi-layer AHB总线架构上的SoC系统验证过程中,采用System Verilog Assertion验证方法,证明SVA是SoC设计过程中功能验证的一种有效的验证方法。 展开更多

关键词 断言 SYSTEM VERILOG ASSERTION ahb 验证

在线阅读 下载PDF 职称材料

AHB-to-APB总线桥的硬件设计 被引量：1

12

作者 王彬 张继勇 廖乙洁 《火力与指挥控制》 CSCD 北大核心 2008年第S1期94-96,共3页

首先介绍了AMBA的总线协议AMBA2.0,重点阐述了AHB和APB传输协议的基本概念。然后简单介绍了AHB-to-APB总线桥的PrimeCell算法,经过分析比较AHB-to-APB总线桥的倍频算法,对其进行建模,并设计给出其硬件电路。本设计的硬件用Verilog语言编... 首先介绍了AMBA的总线协议AMBA2.0,重点阐述了AHB和APB传输协议的基本概念。然后简单介绍了AHB-to-APB总线桥的PrimeCell算法,经过分析比较AHB-to-APB总线桥的倍频算法,对其进行建模,并设计给出其硬件电路。本设计的硬件用Verilog语言编写,通过ModelSim进行RTL级仿真,并通过Xilinx进行综合和FPGA验证。最后的实验结果表明本设计的总线桥性能较之PrimeCell算法有较大提高。 展开更多

关键词 AMBA总线系统 ahb总线 APB总线

在线阅读 下载PDF 职称材料

基于SoC平台的AHB总线系统研究 被引量：1

13

作者 杨玥 陈禾 《现代电子技术》 2006年第6期67-69,共3页

针对SoC设计中的IP核复用问题提出了一种基于平台的解决办法。传统方法是将特定功能模块的非标准接口标准化为AHB主/从设备接口,但是这种方法设计效率较低,不便将模块有效地嵌入SoC平台。新的方法是基于ARMSoC通用平台设计寄存器总线标... 针对SoC设计中的IP核复用问题提出了一种基于平台的解决办法。传统方法是将特定功能模块的非标准接口标准化为AHB主/从设备接口,但是这种方法设计效率较低,不便将模块有效地嵌入SoC平台。新的方法是基于ARMSoC通用平台设计寄存器总线标准接口,这种设计使整个系统的结构清晰,设计好的寄存器总线接口可增强系统的通用性,增强了系统中功能模块的可移植性。 展开更多

关键词 SOC IP核 ahb总线 主/从设备 总线接口

在线阅读 下载PDF 职称材料

一种低功耗高效率的双向AXI2AHB总线桥设计与实现 被引量：4

14

作者 焦龙涛 高欣 《无线电通信技术》 2017年第2期78-82,共5页

为了方便不同IP(intellectual property)核之间通信,针对广泛使用的AXI与AHB这2种总线,提出了一种低功耗高效率的双向AXI2AHB总线桥的设计与实现方法。介绍了这2种总线协议的特点,阐述了AXI2AHB总线桥的设计结构和实现方法,并采用多事... 为了方便不同IP(intellectual property)核之间通信,针对广泛使用的AXI与AHB这2种总线,提出了一种低功耗高效率的双向AXI2AHB总线桥的设计与实现方法。介绍了这2种总线协议的特点,阐述了AXI2AHB总线桥的设计结构和实现方法,并采用多事务处理、写数据预读策略以及低功耗优化技术。使用Verilog语言在modelsim工具下进行了验证,仿真结果表明该总线桥能较大提高So C芯片的系统带宽利用率并降低芯片产生的功耗。 展开更多

关键词 AXI总线 ahb总线 总线桥 双向 低功耗

在线阅读 下载PDF 职称材料

基于AHB的多模式xSPI控制器设计 被引量：1

15

作者 钱俊杰 桑春洋 华国环 《半导体技术》 CAS 北大核心 2024年第7期629-634,共6页

为了提高嵌入式处理器访问外部设备的速率,满足不同场景下的应用需求,设计了一种基于先进高性能总线(AHB)的多模式高速扩展串行外部设备接口(xSPI)控制器。该控制器支持最多八线的接口传输宽度及双边沿触发的传输方式,允许在间接访问模... 为了提高嵌入式处理器访问外部设备的速率,满足不同场景下的应用需求,设计了一种基于先进高性能总线(AHB)的多模式高速扩展串行外部设备接口(xSPI)控制器。该控制器支持最多八线的接口传输宽度及双边沿触发的传输方式,允许在间接访问模式、状态轮询模式及内存映射模式下传输数据,并提供传输宽度和传输阶段控制。基于功能案例以及SMIC 55 nm工艺下的逻辑综合和现场可编程门阵列(FPGA)验证对该控制器进行功能和性能测试。结果表明,该控制器可以通过用户配置来调整传输宽度和边沿触发方式,在多种工作模式下对外部数据进行读/写。此外,其还可以实现可编程的中断触发、时钟延展、直接存储器访问(DMA)传输请求等,且性能良好,最大时钟频率为200 MHz。 展开更多

关键词 先进高性能总线(ahb) 高速扩展串行外部设备接口(xSPI)控制器 间接访问传输 状态轮询传输 内存映射传输

在线阅读 下载PDF 职称材料

基于AHB总线的RISC-V微处理器设计与实现 被引量：17

16

作者 郝振和 焦继业 李雨倩 《计算机工程与应用》 CSCD 北大核心 2020年第20期52-58,共7页

在嵌入式应用中,为了满足小面积低功耗的设计需求,设计了一种支持RISC-V指令集架构的微处理器,系统采用2级流水结构,实现了RV32IMAC指令集。处理器采用AHB总线作为片上互连总线,可方便调用外部IP核进行功能拓展。在VCS环境下验证了该微... 在嵌入式应用中,为了满足小面积低功耗的设计需求,设计了一种支持RISC-V指令集架构的微处理器,系统采用2级流水结构,实现了RV32IMAC指令集。处理器采用AHB总线作为片上互连总线,可方便调用外部IP核进行功能拓展。在VCS环境下验证了该微处理器的逻辑功能,仿真结果表明该微处理器能够正常稳定运行。在面积、功耗和性能等方面与蜂鸟E203处理器以及ARM Cortex-M系列处理器进行了对比,该设计比蜂鸟E203处理器面积小了6%,功耗和性能上与Cortex-M0处理器相当。分析结果表明该处理器较适合在小面积、低功耗的嵌入式应用领域进行开发。 展开更多

关键词 嵌入式微处理器 RISC-V ahb总线 IP核

在线阅读 下载PDF 职称材料

基于AHB总线的从设备兼容性设计

17

作者 杨凯 文良 +1 位作者 吴龙胜 杨帆 《科学技术与工程》 2010年第15期3760-3762,3771,共4页

出于性能、稳定性和兼容性的考虑,核心处理单元与片外低速总线芯片之间一般采用不同的处理速度。提出了一种基于AHB片上总线技术的高低速芯片兼容处理的方法;该方法通过配置等待周期,可以满足芯片在不同环境中不同性能要求下、不同系统... 出于性能、稳定性和兼容性的考虑,核心处理单元与片外低速总线芯片之间一般采用不同的处理速度。提出了一种基于AHB片上总线技术的高低速芯片兼容处理的方法;该方法通过配置等待周期,可以满足芯片在不同环境中不同性能要求下、不同系统中的应用。通过Specman验证了高低速芯片频率比在3:1以内时的配置等待周期情况,并给出验证结果。 展开更多

关键词 ahb 等待周期 兼容性设计

在线阅读 下载PDF 职称材料

基于不同总线协议的DMA控制器研究进展 被引量：1

18

作者 任小龙 杨延飞 +4 位作者 王立涵 严登辉 张浩 李飞飞 李连碧 《半导体技术》 北大核心 2025年第2期117-126,共10页

随着计算机技术的飞速发展,对大规模数据传输和处理效率的要求越来越高。直接存取存储(DMA)控制允许设备和存储器之间直接进行高速数据传输,有效提升了数据传输效率,因而得到广泛的研究。综述了基于不同总线架构的DMA控制器的研究进展... 随着计算机技术的飞速发展,对大规模数据传输和处理效率的要求越来越高。直接存取存储(DMA)控制允许设备和存储器之间直接进行高速数据传输,有效提升了数据传输效率,因而得到广泛的研究。综述了基于不同总线架构的DMA控制器的研究进展。首先,在分析传统中央处理器(CPU)传输数据局限性的基础上,阐述了DMA控制器与总线结合的重要性。其次,重点探讨了基于高级微控制器总线架构(AMBA)和高速外设部件互连标准(PCIe)两种常用总线协议的DMA控制器的研究进展,从频率、传输速率、功耗等方面进行性能比较和分析总结,并在此基础上展望了未来基于这两种总线协议的DMA技术的发展方向。最后,介绍了基于其他总线协议的DMA控制器的研究进展,在分析其性能优势的基础上为新型DMA控制器设计提供新思路。 展开更多

关键词 直接存取存储(DMA)控制器 高级微控制器总线架构(AMBA) 高级高性能总线(ahb) 高级可拓展接口(AXI)总线 高速外设部件互连标准(PCIe)总线 CoreConnect总线 片内总线(ICB)

在线阅读 下载PDF 职称材料

基于SBE法与AHP法的杭州西湖滨水植物景观综合评价

19

作者 张敏 龚稷萍 +2 位作者 张肖娟 肖昆仑 涂延娟 《中南农业科技》 2025年第6期159-170,共12页

以杭州西湖滨水植物为对象,采用SBE法与AHP法结合的方式,借助问卷调研和景观评价模型,从使用者的角度构建杭州西湖滨水植物景观评价指标体系,对西湖滨水植物景观进行评价,总结西湖滨水植物景观水平和存在的问题,得出杭州西湖滨水植物景... 以杭州西湖滨水植物为对象,采用SBE法与AHP法结合的方式,借助问卷调研和景观评价模型,从使用者的角度构建杭州西湖滨水植物景观评价指标体系,对西湖滨水植物景观进行评价,总结西湖滨水植物景观水平和存在的问题,得出杭州西湖滨水植物景观整体质量处于中等偏上水平。建议未来通过适度增加乡土植物、注重养护管理人员队伍建设、调整群落空间结构、构建特色植物群落、丰富观赏植物种类等措施,探索优化西湖滨水植物景观的可行性策略,以更好地保护西湖滨水植物多样性,促进西湖生态系统的稳定与可持续发展。 展开更多

关键词 滨水植物 SBE法 ahb法 景观综合评价 杭州西湖

在线阅读 下载PDF 职称材料

基于ARM9与FPGA的工业CT数据传输系统的接口设计 被引量：4

20

作者 高富强 刘国华 +1 位作者 何斌 高福兵 《核电子学与探测技术》 CAS CSCD 北大核心 2008年第5期934-936,897,共4页

以samsung公司的ARM9系列处理器S3C2410和altera公司的cyclone系列FPGA为平台,详细介绍了S3C2410芯片通过AHB总线与FPGA进行硬件连接技术和基于QuartusII环境下AHB总线控制时序的实现方法以及ARM-Linux平台下的AHB总线驱动程序的开发。... 以samsung公司的ARM9系列处理器S3C2410和altera公司的cyclone系列FPGA为平台,详细介绍了S3C2410芯片通过AHB总线与FPGA进行硬件连接技术和基于QuartusII环境下AHB总线控制时序的实现方法以及ARM-Linux平台下的AHB总线驱动程序的开发。设计结果实现了工业CT数据传输系统稳定快速地传输数据,此设计方案充分发挥了ARM和FPGA的各自优势,对其他双核接口设计开发有很好的指导作用。 展开更多

关键词 嵌入式LINUX S3C2410 FPGA ahb总线驱动

在线阅读 下载PDF 职称材料