期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
16位超前进位加法器的设计 被引量:8
1
作者 谢莹 陈琳 《合肥工业大学学报(自然科学版)》 CAS CSCD 2004年第4期450-454,共5页
电子计算机是由具有各种逻辑功能的逻辑部件组成的,加法器就属于其中的组合逻辑电路。如果对传统的加法器电路进行改进,在超前进位链的基础上,用一种新的超前进位链树的设计方法不仅可以克服串行进位加法器速度低的缺点,也可以解决单纯... 电子计算机是由具有各种逻辑功能的逻辑部件组成的,加法器就属于其中的组合逻辑电路。如果对传统的加法器电路进行改进,在超前进位链的基础上,用一种新的超前进位链树的设计方法不仅可以克服串行进位加法器速度低的缺点,也可以解决单纯的超前进位加法器带负载能力不足等问题,从而在实际电路中使加法器的运算速度达到最优。根据这种理论,可以推导得到最优的任意位加法器。 展开更多
关键词 半加器 全加器 超前进加法器 4超前进加法器 16超前进加法器
在线阅读 下载PDF
16位改进型条件进位加法器电路设计 被引量:1
2
作者 李彦平 王文俊 《兵工自动化》 2020年第11期44-47,共4页
为提升数字信号处理电路的性能,对16位传统条件进位加法器(conditional carry select adder,CCS)的逻辑层布尔函数提出一种改进方案。使用Verilog语言和Synopsys对16位改进型和传统型条件进位加法器进行仿真分析。结果表明:该方案能在... 为提升数字信号处理电路的性能,对16位传统条件进位加法器(conditional carry select adder,CCS)的逻辑层布尔函数提出一种改进方案。使用Verilog语言和Synopsys对16位改进型和传统型条件进位加法器进行仿真分析。结果表明:该方案能在加法器功耗下降的同时实现关键路径延迟的明显降低,性能明显优于传统加法器。 展开更多
关键词 布尔函数 16位加法器 条件进加法器
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部