期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
高增益高驱动能力的基准电压缓冲芯片的设计
1
作者 王敏聪 刘成 《现代电子技术》 北大核心 2024年第16期33-38,共6页
为了解决当前CMOS基准电压缓冲器在驱动大电容负载电路时所面临的可靠性问题和性能瓶颈,提出一种高增益高驱动能力的基准电压缓冲芯片。该芯片采用CMOS缓冲放大器,结构包括折叠式共源共栅输入级、轨至轨Class AB输出级和推挽输出缓冲级... 为了解决当前CMOS基准电压缓冲器在驱动大电容负载电路时所面临的可靠性问题和性能瓶颈,提出一种高增益高驱动能力的基准电压缓冲芯片。该芯片采用CMOS缓冲放大器,结构包括折叠式共源共栅输入级、轨至轨Class AB输出级和推挽输出缓冲级。设计中加入了修调电路、Clamp电路及ESD防护电路。芯片面积为2390μm×1660μm。在SMIC 0.18μm CMOS工艺下进行了前仿真、版图绘制及Calibre后仿真。前仿结果显示:当负载电容为10μF时,电路实现了126 dB的高开环增益和97°的相位裕度,同时PSRR超过131 dB,噪声为448 nV/Hz@100 Hz及1 nV/Hz@100 Hz。后仿结果与前仿结果基本一致。总体结果表明,该电路具有高增益、高电源抑制比及低噪声等特点,同时拥有很高的输出驱动能力。因此,所提出的基准电压缓冲芯片可以用于驱动如像素阵列等具有大电容负载的电路。 展开更多
关键词 基准电压缓冲芯片 CMOS电压缓冲运算放大器 ESD防护电路 芯片版图 增益 高驱动能力
在线阅读 下载PDF
一种高增益高驱动能力的运算放大器 被引量:1
2
作者 周泽坤 汪尧 邵红 《中国集成电路》 2018年第1期45-49,共5页
运算放大器作为模拟集成电路和数模混合集成电路中的核心模块之一,其性能决定着整个电子系统的品质。本文提出了一种新颖的高增益高驱动能力运算放大器结构,其第一级采用共源共栅结构提高增益,第二级采用提出的跨导增强型推挽输出级,在... 运算放大器作为模拟集成电路和数模混合集成电路中的核心模块之一,其性能决定着整个电子系统的品质。本文提出了一种新颖的高增益高驱动能力运算放大器结构,其第一级采用共源共栅结构提高增益,第二级采用提出的跨导增强型推挽输出级,在保留高增益的同时,实现高驱动的性能。此外,基于本文提出的跨导增强型推挽输出级结构,可进一步分裂密勒补偿结构产生的极点,从而在使用较小密勒电容的情况下提升运算放大器稳定性。基于0.35μm BCD工艺对提出的运算放大器进行验证,结果表明在静态电流为84uA时,该放大器在3V^5V的供电电压下,低频增益为95dB,-3dB带宽在100Hz,单位增益带宽在14.4MHz附近,输出抽灌电流可分别达到15.6mA和2.4mA。 展开更多
关键词 增益 高驱动能力 运算放大器 密勒补偿
在线阅读 下载PDF
具有高驱动能力的CMOS级联式电压倍增器设计与实现 被引量:2
3
作者 王浩 《电子器件》 CAS 北大核心 2019年第2期329-334,共6页
为了提高大负载条件下的驱动能力,提出了一种新的级联式电压倍增器VM(Voltage Multiplier),适用于RF能量采集应用。在传统差分驱动整流器的基础上,首先将输入RF信号进行电平位移。然后,该信号用于驱动由栅极交叉耦合晶体管构成的下一级... 为了提高大负载条件下的驱动能力,提出了一种新的级联式电压倍增器VM(Voltage Multiplier),适用于RF能量采集应用。在传统差分驱动整流器的基础上,首先将输入RF信号进行电平位移。然后,该信号用于驱动由栅极交叉耦合晶体管构成的下一级,增加了提出架构的负载驱动能力。采用标准的0.18μm CMOS技术对提出架构进行了实现。负载电容为固定值20 pF时,分别在不同ISM频率和负载电阻条件下,对传统级联式VM和提出的VM电路进行了测量。测量结果显示,与传统电路的测量结果相比,在5 kΩ、20 pF的目标负载条件下,当频率值为13.56 MHz、433 MHz和915 MHz时,最大功率转换效率提升了5%(最小)。 展开更多
关键词 能量采集 电压倍增器 整流器 功率转换效率 高驱动能力
在线阅读 下载PDF
一种集成、高速、高驱动能力PIN开关驱动电路
4
作者 孙丹 《信息技术与信息化》 2021年第5期185-187,共3页
针对目前微波射频电路中广泛使用的PIN开关要求的高速、高驱动能力的需求,提出了一种以MOSFET驱动器LTC4444为核心器件的驱动电路思路。介绍了将其用于PIN开关驱动电路时加速电路设计方法,该方法基于LTspice仿真技术。然后,通过该仿真... 针对目前微波射频电路中广泛使用的PIN开关要求的高速、高驱动能力的需求,提出了一种以MOSFET驱动器LTC4444为核心器件的驱动电路思路。介绍了将其用于PIN开关驱动电路时加速电路设计方法,该方法基于LTspice仿真技术。然后,通过该仿真技术设计了一款PIN开关驱动,该驱动电路工作电压范围为±5 V,TTL电平控制,典型传输延时为25 ns,输出信号上升、下降时间优于8 ns,可提供2.5 A峰值上拉电流,以及3 A峰值下拉电流,验证了该驱动电路的高速和高驱动能力。 展开更多
关键词 PIN开关驱动电路 高驱动能力 加速电路 开关时间
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部